基于RCP的Buck電路虛實(shí)結(jié)合實(shí)驗(yàn)教學(xué)項(xiàng)目設(shè)計(jì)

吳愛(ài)華 鄧勇 宋家輝 王艷媛 朱勤海

摘? 要 設(shè)計(jì)基于NI公司FPGA板卡以及圖形化編程軟件Lab-VIEW的快速控制原型Buck電路系統(tǒng)開(kāi)/閉環(huán)控制虛實(shí)結(jié)合實(shí)驗(yàn)項(xiàng)目。實(shí)驗(yàn)系統(tǒng)由基于PC測(cè)量和自動(dòng)化的NI PXI平臺(tái)、PXI-

7854R板卡、Buck主電路和LabVIEW電壓控制程序組成。本實(shí)驗(yàn)項(xiàng)目有利于學(xué)生對(duì)Buck電路系統(tǒng)的學(xué)習(xí)掌握，并形成電子線路與控制系統(tǒng)的整體概念，增強(qiáng)實(shí)驗(yàn)教學(xué)效果。

關(guān)鍵詞 快速控制原型;Buck電路系統(tǒng);LabVIEW FPGA;實(shí)驗(yàn)教學(xué)

中圖分類號(hào)：G642.423? ? 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1671-489X（2020）10-0120-04

Abstract In this paper， the rapid control prototyping （RCP） method is applied to the experimental teaching of Buck circuit system. The proposed experiment teaching project is designed for open-loop and closed-loop control modes based on NI intelligent FPGA board and graphical programming software LabVIEW. The experiment system is composed of the NI PXI platform， PXI-7854R circuit board， Buck main-circuit and LabVIEW voltage control program. The experimentteaching project is helpful for students to master the Buck circuit system， and form the whole concept of circuit and control system， and enhance the effect of experimental teaching.

Key words rapid control prototyping; Buck circuit system; Lab-VIEW FPGA; experimental teaching

1 引言

快速控制原型（RCP）是一種基于模型的開(kāi)發(fā)平臺(tái)，通過(guò)該平臺(tái)，系統(tǒng)設(shè)計(jì)人員可以快速驗(yàn)證設(shè)計(jì)方案，具有縮短研發(fā)周期和廣泛的可重用性等優(yōu)點(diǎn)，因此在控制系統(tǒng)設(shè)計(jì)中得到廣泛的應(yīng)用和迅速的發(fā)展[1-2]。快速控制原型仿真系統(tǒng)=虛擬控制器+實(shí)際對(duì)象，一種半實(shí)物仿真系統(tǒng)。利用快速控制原型進(jìn)行控制系統(tǒng)的設(shè)計(jì)有諸多優(yōu)點(diǎn)：大大縮短開(kāi)發(fā)周期;在開(kāi)發(fā)早期減少/消除可能的錯(cuò)誤及缺陷，從而達(dá)到節(jié)省開(kāi)支、降低物耗的目的;提高新產(chǎn)品對(duì)需求的適應(yīng)性。

基于LabVIEW FPGA的快速控制原型能夠模擬各種被控制對(duì)象和控制原型，以滿足相關(guān)應(yīng)用領(lǐng)域的開(kāi)發(fā)設(shè)計(jì)和測(cè)試需求。為了進(jìn)一步提高電子線路系統(tǒng)的實(shí)驗(yàn)教學(xué)質(zhì)量，避免傳統(tǒng)實(shí)驗(yàn)操作過(guò)程易將功率主電路拓?fù)渑c閉環(huán)控制系統(tǒng)相互割裂的不足，本文將LabVIEW FPGA快速控制原型方法應(yīng)用到對(duì)Buck電路的控制中，設(shè)計(jì)出虛實(shí)結(jié)合的實(shí)驗(yàn)教學(xué)項(xiàng)目。通過(guò)原型，能夠方便地形成控制閉環(huán)，參數(shù)調(diào)整，以及觀測(cè)Buck電路的輸出電壓特性。學(xué)生通過(guò)整體閉環(huán)控制回路連接、PID控制器參數(shù)設(shè)計(jì)、PWM控制波形和電壓輸出波形的分析，有利于對(duì)Buck電路系統(tǒng)的學(xué)習(xí)，并形成電子線路與控制系統(tǒng)的整體概念。

2 LabVIEW FPGA簡(jiǎn)介

LabVIEW FPGA模塊賦予NI可重配置I/O硬件終端的FPGA芯片以圖形化開(kāi)發(fā)功能（美國(guó)國(guó)家儀器有限公司，《NI R系列多功能RIO用戶手冊(cè)》）[3]。可以使用LabVIEW FPGA模塊，通過(guò)圖形化編程對(duì)NI RIO設(shè)備上的現(xiàn)場(chǎng)可編程邏輯陣列（FPGA）進(jìn)行配置。借助FPGA模塊，用戶可以在Windows主機(jī)上開(kāi)發(fā)FPGA VI程序。同時(shí)，LabVIEW將進(jìn)行編譯并執(zhí)行硬件中的代碼。

LabVIEW FPGA可替代常用的自定義硬件，快速方便地建立實(shí)現(xiàn)如快速傅立葉變換（FFT）、高速模擬和離散控制回路、模擬和數(shù)字信號(hào)生成等特定功能的復(fù)雜測(cè)量和控制系統(tǒng)。用戶可利用LabVIEW開(kāi)發(fā)平臺(tái)，創(chuàng)建可直接訪問(wèn)I/O且具有用戶定義的邏輯的嵌入式FPGA VI程序，從而實(shí)現(xiàn)數(shù)字協(xié)議通信、硬件在環(huán)仿真以及快速控制原型等應(yīng)用的硬件自定義。

3 快速控制原型設(shè)計(jì)

總體功能設(shè)計(jì)? LabVIEW FPGA模塊運(yùn)行于安裝Windows操作系統(tǒng)的PXI平臺(tái)上，在PXI平臺(tái)上完成控制模型的程序設(shè)計(jì)與仿真，由平臺(tái)軟件完成模型的連接與相應(yīng)的集成配置功能后下載到目標(biāo)，控制模型代碼在實(shí)時(shí)的基于PXI平臺(tái)的FPGA硬件中實(shí)時(shí)執(zhí)行，同時(shí)通過(guò)上位機(jī)對(duì)控制模型進(jìn)行監(jiān)測(cè)，總體功能設(shè)計(jì)如圖1所示。圖1中，NI PXI-7854R板卡內(nèi)部含XILINX FPGA芯片Virtex-5。該板卡采集的數(shù)據(jù)通過(guò)PXI構(gòu)架或DMA通道直接傳輸?shù)缴衔粰C(jī)實(shí)時(shí)系統(tǒng)中。

FPGA PID模塊設(shè)計(jì)? FPGA PID模塊使用一種定點(diǎn)算法，通過(guò)FPGA目標(biāo)實(shí)現(xiàn)高速控制和多通道使用。FPGA PID VI可以實(shí)現(xiàn)單通道或多通道配置。這種PID模塊采用積分抗飽和算法來(lái)消除瞬態(tài)過(guò)程中積分作用的影響，當(dāng)PID增益變化時(shí)，控制器可實(shí)現(xiàn)無(wú)擾輸出。其內(nèi)部結(jié)構(gòu)如圖2所示。

FPGA中的PID控制器已經(jīng)被NI公司集成在軟件中，可以直接通過(guò)“Block Diagram→FPGA Math&Analysis→Control→PID控件”拖到用戶程序中。使用時(shí)僅需要確定輸出范圍和調(diào)整Kp、Ki和Kd的值，直到輸出達(dá)到預(yù)期值即可。

FPGA PWM模塊設(shè)計(jì)? 許多固定功能的數(shù)據(jù)采集設(shè)備無(wú)法處理快速變化的占空比，或只能為靜態(tài)PWM分配固定數(shù)量的通道。使用LabVIEW FPGA設(shè)計(jì)的PWM模塊產(chǎn)生的PWM波形穩(wěn)定，精度高。本文采用NI公司的PXI-7854R，時(shí)鐘頻率默認(rèn)40 MHz，8路模擬輸入的獨(dú)立采樣率最高可達(dá)750 kHz，8路模擬輸出獨(dú)立更新率最高可達(dá)1 MHz，完全滿足設(shè)計(jì)需要。PWM的模塊設(shè)計(jì)如圖3所示。圖中，PWM程序結(jié)構(gòu)簡(jiǎn)單，可以產(chǎn)生1 MHz以上速率的高電平為3 V的PWM波。

4 實(shí)驗(yàn)與測(cè)試

實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)? 本文采用的實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)基于NI公司的PXIe-1062Q嵌入式機(jī)箱，機(jī)箱中插入R系列多功能RIO設(shè)備，設(shè)備中的板載FPGA芯片即是控制原型運(yùn)行的目標(biāo)芯片。軟件上可通過(guò)LabVIEW FPGA模塊接受編程創(chuàng)建LabVIEW

程序框圖來(lái)實(shí)現(xiàn)。

為了與外部數(shù)據(jù)通信，I/O口也是必不可少的。FPGA芯片上包括8路模擬輸入、8路模擬輸出和96條數(shù)字線。設(shè)備與外部連接使用的是NI SHC68-68-EPM性能增強(qiáng)型屏蔽電纜和NI SCB-68A屏蔽式I/O接線盒。其實(shí)物如圖4所示。

模塊整合? 本文的快速控制原型分為三個(gè)模塊：FPGA PID模塊、FPGA PWM模塊和FPGA采集模塊。首先需要設(shè)計(jì)整個(gè)原型的系統(tǒng)框圖，如圖5所示。根據(jù)系統(tǒng)框圖調(diào)試軟件程序并連接外圍電路。Buck電路和調(diào)理電路板通過(guò)接線盒與FPGA平臺(tái)相連。

LabVIEW FPGA在實(shí)際的硬件設(shè)備上執(zhí)行PID算法時(shí)，可以達(dá)到超過(guò)100 kHz的循環(huán)速度。但是，這里控制循環(huán)的速度瓶頸還在于A/D轉(zhuǎn)換的處理時(shí)間，如果A/D速度更快，循環(huán)速度也將相應(yīng)提升。本文中的RIO硬件，像數(shù)字I/O的控制循環(huán)，如PWM，可以達(dá)到1 MHz以上的速率。

系統(tǒng)界面? 除了設(shè)計(jì)FPGA VI，還需要設(shè)計(jì)host VI，也就是上位機(jī)界面的設(shè)計(jì)。本文的Buck電路控制界面包括基本參數(shù)設(shè)置、開(kāi)環(huán)參數(shù)設(shè)置、PID控制參數(shù)調(diào)節(jié)、開(kāi)閉環(huán)切換、電壓示波器等功能，可以實(shí)時(shí)觀測(cè)輸出電壓波形和控制占空比波形，實(shí)現(xiàn)開(kāi)環(huán)控制與閉環(huán)控制效果對(duì)比，比例、積分和微分調(diào)節(jié)等功能。該系統(tǒng)界面設(shè)計(jì)如圖6所示。

原型調(diào)試? 對(duì)整個(gè)Buck電路快速控制原型進(jìn)行調(diào)試，首先確定PWM波的頻率，即開(kāi)關(guān)頻率，因?yàn)殚_(kāi)關(guān)頻率的大小決定了Buck電路輸出電壓紋波的大小，所以根據(jù)紋波計(jì)算式，式中，可設(shè)計(jì)出Buck電路的電感值L=2 mH，電容值為C=100 uF。若選取開(kāi)關(guān)頻率為10 kHz，則紋波滿足小于1%的要求。

PWM波的頻率選取好后，再確定采樣頻率。可以根據(jù)香農(nóng)采樣定律，將采樣頻率設(shè)定為20 kHz以上，遠(yuǎn)遠(yuǎn)低于設(shè)備采樣率模擬輸入最高750 kHz的設(shè)計(jì)值。將采樣數(shù)據(jù)取平均后送入PID模塊的輸入端，而輸出端的數(shù)據(jù)經(jīng)過(guò)轉(zhuǎn)換程序后控制PWM的占空比直到采樣電壓達(dá)到設(shè)定值后，調(diào)節(jié)完成。

實(shí)驗(yàn)時(shí)需要先整定PID參數(shù)，首先整定比例部分。在運(yùn)行界面，將比例系數(shù)由小調(diào)大，并觀察采集的電壓曲線，直至得到反應(yīng)快、超調(diào)小的電壓曲線。當(dāng)僅調(diào)節(jié)比例系數(shù)，電壓曲線的靜差還達(dá)不到設(shè)計(jì)要求時(shí)，則需加入積分環(huán)節(jié)。整定時(shí)，首先置Ki為一個(gè)較小值，再慢慢增大Ki的值，直到電壓曲線由等幅振蕩變?yōu)閱握{(diào)穩(wěn)定。一般而言，到這里都能得到比較滿意的響應(yīng)曲線。如果動(dòng)態(tài)過(guò)程經(jīng)反復(fù)調(diào)整后仍達(dá)不到要求，這時(shí)可加入微分環(huán)節(jié)，不斷增大Kd的值即可[4]。

實(shí)驗(yàn)時(shí)，先進(jìn)行開(kāi)環(huán)測(cè)試，將界面開(kāi)閉環(huán)按鈕撥到開(kāi)環(huán)處。將PWM頻率設(shè)置為10 kHz，設(shè)置輸入電壓為8 V，占空比為50%和80%時(shí)，測(cè)量輸出波形，如圖7所示。根據(jù)Buck輸入輸出關(guān)系式Vo=DVs，計(jì)算得占空比為50%和80%時(shí)的理論輸出電壓為4 V和6.4 V。可以看出，實(shí)際輸出電壓要比理論值偏小0.2 V左右，這是由于電路本身的損耗和管壓降導(dǎo)致的，并且波動(dòng)在0.1 V之內(nèi)，與1%的設(shè)計(jì)要求相差不大。

然后進(jìn)行閉環(huán)測(cè)試，將界面開(kāi)閉環(huán)按鈕撥到閉環(huán)處。將PWM頻率設(shè)置為10 kHz，設(shè)置輸入電壓為12 V，給定電壓為4 V和6 V時(shí)，分別測(cè)量輸出波形和PWM占空比的波形。如圖8所示，圖中顯示的是給定電壓是4 V時(shí)的輸出電壓跟蹤波形。由圖8可見(jiàn)，系統(tǒng)啟動(dòng)后，占空比進(jìn)行了大幅變化調(diào)節(jié)，快速實(shí)現(xiàn)4 V給定電壓的輸出跟蹤目標(biāo)值。

同樣，圖9是給定電壓是6 V時(shí)的輸出電壓跟蹤波形，電壓同樣可以實(shí)現(xiàn)快速跟蹤。根據(jù)上面開(kāi)環(huán)時(shí)的公式，給定電壓4 V和6 V時(shí)的占空比理論值應(yīng)為33.3%和50%，實(shí)際值為38%和55%，這里偏大也是因?yàn)殡娐窊p耗和管壓降造成的。

可以看出，F(xiàn)PGA PID模塊可以很好地控制Buck電路的輸出電壓，既快速又穩(wěn)定，實(shí)驗(yàn)波形數(shù)據(jù)與理論計(jì)算結(jié)果基本一致。

5 結(jié)語(yǔ)

基于LabVIEW FPGA快速控制原型設(shè)計(jì)的虛實(shí)結(jié)合實(shí)驗(yàn)項(xiàng)目設(shè)計(jì)模式，可以作為研究性實(shí)驗(yàn)教學(xué)中的有效方法，能夠從根本上解決很多實(shí)驗(yàn)周期長(zhǎng)、硬件設(shè)備昂貴和維護(hù)成本高等問(wèn)題。作為一種新的實(shí)驗(yàn)教學(xué)方法，擺脫了運(yùn)用傳統(tǒng)實(shí)驗(yàn)臺(tái)型教學(xué)方式，學(xué)生嚴(yán)格按照實(shí)驗(yàn)說(shuō)明書(shū)步驟接線測(cè)試的僵硬模式，提高了實(shí)驗(yàn)的靈活性、綜合性、可測(cè)性，改善了實(shí)驗(yàn)教學(xué)的效果，有利于學(xué)生專業(yè)綜合能力的培養(yǎng)。

參考文獻(xiàn)

[1]茅靖峰，申海群，顧菊平，等.LabVIEW FPGA實(shí)時(shí)仿真在現(xiàn)代電力電子技術(shù)實(shí)驗(yàn)教學(xué)中的應(yīng)用[J].實(shí)驗(yàn)室研究與探索，2016，35（9）：108-113.

[2]張寶順，趙成勇，劉興華，等.基于PXI的MMC-HVDC系統(tǒng)快速控制原型設(shè)計(jì)[J].電力系統(tǒng)自動(dòng)化，2014，38（3）：59-64.

[3]崔佩佩，何強(qiáng)，韓壯志，等.用LabVIEW FPGA模塊實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)連續(xù)傳輸[J].現(xiàn)代電子技術(shù)，2011（17）：149-152.

[4]楊澤軒，鄭建立.基于MATLAB的BUCK電路設(shè)計(jì)與PID閉環(huán)仿真[J].信息技術(shù)，2015（10）：155-158，163.