基于分析-綜合濾波器組的雷達多模干擾高效實現方法研究*

和小濤，王玉文，朱志展，劉 奇

（電子科技大學航空航天學院飛行器集群智能感知與協同控制四川省重點實驗室，四川 成都 611731）

0 引言

數字射頻儲存器（Digital Radio Frequency Memory，DRFM）是雷達干擾機的關鍵部件，能高保真地存儲與復制信號，利用移頻、時延等調制方式，產生高逼真度的欺騙信號，從而實現對雷達目標的欺騙式干擾[1-2]。傳統DRFM 架構的雷達干擾系統采集與存儲中頻或基帶信號，存在監視帶寬有限、干擾樣式單一、信號處理數據率高以及硬件資源利用較多的缺點。而隨著現代電子技術的發展，雷達信號一般能達到幾十兆甚至上百兆赫茲，且現代雷達干擾模擬系統需要多種干擾模式的模擬?；诜治?綜合濾波器組的雷達多模干擾高效實現方法，實現了在低數據率和較小的硬件資源消耗下對1 GHz 帶寬的雷達信號進行干擾。在該方案中，通過對接收到的雷達信號進行高速AD 采樣，從而將雷達信號進行數字化，利用基于多相濾波結構的分析濾波器組技術實現對雷達信號瞬時頻率的分選以及將信號處理的數據率降低，在低數據率下完成對雷達信號的多模干擾，同時通過簡單邏輯控制即可實現對指定信號的屏蔽功能，對通過基于多相濾波結構的綜合濾波器組實現對雷達干擾信號的發射。

1 方法原理

1.1 基本工作原理

基于分析-綜合濾波器組的雷達多模干擾模擬高效實現方案，如圖1 所示。系統由收發天線、微波模塊、分析-綜合濾波器組處理模塊、數字偵查單元以及干擾信號產生單元等模塊組成。收發天線用于雷達信號的接收與干擾調制信號的發射。微波模塊包括下變頻和上變頻兩部分：下變頻部分用于將接收到的雷達信號下變頻至中頻1.8 GHz 帶寬1 GHz 中頻信號；上變頻部分用于將干擾模塊產生的中頻1.8 GHz帶寬1 GHz 的干擾中頻信號進行上變頻。

圖1 基于分析-綜合濾波器組的雷達多模干擾模擬總體方案

分析濾波器組處理模塊在對經ADC 采集的中頻1.8 GHz 帶寬1 GHz 的中頻信號進行抽取濾波下變頻成數字基帶信號后，完成接收信號的寬帶數字信道化處理和信號分選。中頻信號經過數據率轉換單元抽取濾波下變頻成數字基帶信號；綜合濾波器組處理模塊在對干擾基帶信號進行內插上變頻中頻1.8 GHz 帶寬1 GHz 的中頻信號后，經數模轉換完成干擾信號的發射。

數字偵察單元主要用于對目標信號進行偵察截獲，分析其信號參數，為干擾產生單元提供被干擾對象的信號參數、干擾樣式和干擾參數。偵察單元在干擾過程中的另一個作用是對被干擾的目標信號進行監視，檢測其信號參數和工作狀態的變化，即時調整干擾策略和參數。

干擾信號產生單元是本系統的核心，主要包括干擾產生通道、單頻及窄帶干擾產生通道和脈沖干擾信號產生通道等。它的功能在于在低數據率下對雷達信號進行采集和數字處理，并經過與干擾信息的調制產生基帶干擾信息，最后經過綜合濾波器組和寬帶DAC 變換后得到所需的中頻干擾信號。

1.2 基于多相結構的分析與綜合濾波器組

1.2.1 基于多相結構的分析濾波器組

基于多相結構的分析濾波器組的基本原理是將接收到的全頻帶信號進行頻帶劃分，把信號劃分成若干個不同的子頻帶，然后分別對各個子頻帶進行處理。對接收的全頻帶信號用一組濾波器進行濾波，不同頻率信號從不同的通道輸出。

分析濾波器組的原型結構抽取器在濾波器后，不利于工程實現。如圖2 所示，文獻[3]推導得出基于多相結構的分析濾波器組高效結構，第k個通道的輸出為：

其中：

圖2 基于多相結構的分析濾波器組高效結構

1.2.2 基于多相結構的綜合濾波器組

基于多相結構的綜合濾波器組是基于多相結構的逆向過程，本質是將K個子信道的基帶信號進行M倍內插和濾波，再分別進行特定的頻移wk(k=0,1,2,…)，然后將K個頻移后的信號相加取其實部，便能得到基于綜合濾波器組的發射信號。

綜合濾波器組的原型結構內插器在濾波器前，不利于工程實現。文獻[4]推導了基于多相結構的綜合濾波器組的高效實現結構，輸出信號為：

式中：

其中，MOD表示取余數。

圖3 為基于多相結構的綜合濾波器組的高效實現結構。高效實現結構中，濾波器組移至內插器前，使得數據處理總量顯著降低。此外，濾波器組借助多相濾波原理進行實現，綜合濾波器組的高效實現結構總的乘法器使用量與原型濾波器的使用量相同。

圖3 基于多相結構的綜合濾波器組的高效實現結構

1.3 干擾工作原理

密集假目標干擾實現基本原理。干擾機對雷達脈沖進行全脈沖采樣，在轉發干擾時，干擾機對采樣的全脈沖進行逐個的延遲后再疊加，可以實現壓制或欺騙性的密集假目標干擾。

硬件實現原理。在FPGA 中選用FIFO 存儲器對脈沖信號進行延遲操作，每一級的延遲由一個FIFO 完成，每一級的延遲時間對應FIFO 的存儲深度，最后將多級延遲進行疊加并輸出。

分析綜合濾波器組的仿真條件選取為輸入LFM信號為中心頻率為1 818 MHz、帶寬10 MHz、脈沖寬度10 μs 以及采樣率為2.4 Gsps，假目標個數為20 個。綜合濾波器組輸出結果，如圖5 所示。

圖5 所示的matlab 仿真結果表明，對于某頻率的輸入信號，本文所采用的基于多相結構的分析綜合濾波器組的架構能夠保證干擾效果，借此驗證了架構的正確性。

ADC 采樣后的中頻雷達信號由分析濾波器組經過抽取濾波處理后得到K 路基帶信號，經過信道檢測后干擾調制。由上位機輸入需要保護屏蔽的信號頻點并進行通道搜索，對信號所在通道數據直接置零即可。圖6 為對指定雷達信號的保護屏蔽功能實現框圖。

圖4 1～20 個密集假目標實現結構

圖5 LFM 信號分析綜合濾波器組仿真結果

圖6 對指定雷達信號的保護屏蔽功能實現

2 硬件高效實現

硬件驗證平臺為搭載Xilinx 公司XC7V690T 芯片的信號處理板卡，外圍AD 芯片AD9625 與AD芯片AD9129 承載著信號域轉換的任務。

ADC 采樣時鐘為2.4 GHz，基于多相濾波結構的分析濾波器組采用32 通道，則經過信號經過32倍抽取與濾波后數據隨路時鐘降為75 MHz，在低數據率下對雷達信號進行干擾處理，大大降低了硬件資源壓力。硬件資源使用量如圖7 所示。

圖7 硬件資源使用量

DRFM 架構的干擾模擬器在進行假目標密集復制干擾時，設置假目標個數為1 個，延時量為1 ms，在2.4 GHz采樣率下延時的點數為1 ms/2.4 GHz=2 400 000 個，在信號處理時量化位數為16 bit 下消耗的存儲資源BRAM 為2 400 000×16/36 kb=1 200個。在使用基于分析-綜合濾波器組的雷達多模干擾模擬高效實現方案時，延時的點數為1 ms/75 MHz=75 000 個，在信號處理時量化位數為16 bit下消耗的存儲資源BRAM 為75 000×16/36 kb=38個。由此可見，新方案能夠大大降低硬件資源使用量。若設置假目標個數為多個，DRFM 架構的干擾模擬器的硬件資源使用量將呈幾何級數增加。圖8為高效實現方案下20 個假目標密集復制干擾時域波形圖。

對指定信號進行保護屏蔽硬件測試，設置干擾命令為帶寬600 MHz 的寬帶噪聲，通過上位機輸入多個需要保護的信號頻點。圖9 為對指定信號進行保護屏蔽硬件測試頻譜圖。

圖8 20 個假目標密集復制干擾時域波形

圖9 對指定信號進行保護屏蔽硬件測試頻譜

3 結語

本文提出了一種基于分析-綜合濾波器組的雷達多模干擾模擬高效實現方案，通過對接收到的雷達信號進行高速AD 采樣，將雷達信號進行數字化，利用基于多相濾波結構的分析濾波器組技術，實現對雷達信號瞬時頻率的分選以及將信號處理的數據率降低，在低數據率下完成對雷達信號的多模干擾，同時通過簡單邏輯控制即可實現對指定信號的屏蔽功能，對通過基于多相濾波結構的綜合濾波器組實現對雷達干擾信號的發射。硬件測試結果表明，該方法能夠對1 GHz 帶寬的雷達信號進行多模干擾與保護屏蔽。