基于AD9288的信號采集系統設計與實驗

周錦榮，周嘉偉

（1. 閩南師范大學 物理與信息工程學院，福建 漳州 363000；2. 廈門四信通信科技有限公司，福建 廈門 361000）

半導體技術和可編程控制技術的發展加快了數字化信號采集和顯示處理示波器的發展，推動了數字智能化采集顯示技術的廣泛應用[1-2]。智能數字采集存儲顯示系統一般采用微處理器進行數據采集和系統控制，具備組合觸發、超前觸發、波形處理、毛刺捕捉、數字濾波、輸出并拷貝、波形識讀、長時間波形存儲等功能，有一定的實用價值[1-4]。為更好地開展實驗實踐創新教學，進一步理清學生對于信號采集顯示系統的設計思路，基于項目案例教學方法詳細介紹了一種FPGA-Spartan6系列XC6SLX16-2CSG324作為核心控制器的信號采集顯示系統的設計方法，結合軟硬件設計，將輸入的信號進行采集、調理，再經過高速比較器電路和高速 ADC電路，實現對被測信號快速準確地測量。

1 系統硬件電路設計

系統主要是前級輸入信號衰減電路、阻抗匹配電路、程控增益電路、高速比較器、高速A/D轉換電路、觸發模塊、占空比測量模塊、等精度測頻模塊、采樣模塊、數據及波形顯示等功能模塊組成[4]。輸入信號經過前級信號處理電路，將信號選擇是否衰減、經過程控增益電路放大信號，再經過高速比較器后進行頻率測量，并將放大后的信號送入高速A/D轉換電路中，利用 Spartan6系列 XC6SLX16-2CSG324核心板構成FPGA運算處理電路進行幅值測量和波形采集，最終將波形、頻率、幅值、占空比等信息顯示到 LCDAN430。實驗系統設計總框圖如圖1所示。

圖1 信號采集系統框圖

1.1 前級輸入信號處理電路

前級輸入信號調理電路的作用是對被測的輸入信號進行處理，使信號能夠滿足A/D轉換電路對信號測試范圍的要求。因為對于輸入的信號變化范圍一般來說很寬，在本系統設計中要求的輸入信號的電壓峰峰值范圍為50 mV～10 V。對于一般的A/D轉換芯片是不會有這么寬的輸入信號范圍，而為了防止輸入信號的幅值過高而燒毀芯片，在進行A/D轉換之前需要對被測信號進行相應的處理，即當輸入信號過大的時候要進行相應的衰減，若輸入信號沒有超出A/D轉換芯片測試的范圍，可不用進行衰減[2]。本設計衰減電路的設計方案是采用高速繼電器構成電阻分壓，從而得到衰減后的信號，前級輸入信號處理電路的原理圖如圖2所示。

1.2 阻抗匹配電路

在高速信號完整性的分析中，一個很重要的方面是阻抗匹配。實現阻抗匹配的目的，是為了盡量減小信號在阻抗變化的地方發生變化[5]。解決各類阻抗匹配問題的典型電路就是電壓跟隨器，如圖3所示采用OPA357運算放大器做跟隨當作阻抗匹配的電路[6]。OPA357的帶寬為 100 MHz（G=1），輸入阻抗達到1013Ω，輸出阻抗為 0.05 Ω。

圖2 前級輸入信號處理電路

圖3 阻抗匹配電路

1.3 程控增益電路

本設計設定輸入電壓的要求范圍為50 mV～ 10 V，為了保證精度，避免在信號檢測過程中出現信號的動態范圍過大，必須對小信號進行線性放大，而對大信號則要進行相對應的壓縮。因此，電路要求能夠對所需要的小信號進行增益較大的放大，而對較大的信號進行增益較小的放大[7]，使放大后輸出的信號幅值范圍適合模數轉換器的可測電壓范圍。程控增益電路中采用的放大芯片為AD603。對于運算放大器來說，輸入阻抗越大越好，而AD603的輸入阻抗只有100 Ω。若輸入信號直接從前級輸入信號處理電路接到AD603，那么將會使信號受到衰減的影響，故信號需要經過阻抗匹配電路，使信號免受影響[8-10]。采用程控增益放大器可實現對放大倍數的控制，且可以得到較高的采樣精度[11-12]，程控增益電路原理圖如圖4所示。

圖4電路采用數字電位器MCP41010實現高增益精度的壓控VGA芯片AD603的數字程控增益調節[13-14]。電路通過精密電位器固定芯片2腳GNEG的輸入電壓為1 V，1腳的電壓由數字電位器MCP41010來控制，MCP41010采用SPI協議來控制，通過MCP41010數字電位器的6腳輸出電壓再經過電壓跟隨器后將電壓給AD603芯片的1腳。給定MCP41010的基準電壓為2.5 V，則其控制精度為2.5 V/255=9.8 mV。

圖4 程控增益電路

1.4 高速比較器電路

采用TLV3501芯片作比較器電路，如圖5所示。TLV3501電路采用+3.3 V電源供電，采用 10 kΩ和51 Ω改變閾值電壓，將輸入的正弦波、三角波以及方波比較輸出為一個幅值在主控芯片可測范圍內的脈沖，由于TLV3501延遲時間為4.5 ns，反應速度夠快，可以實現快速轉換。

圖5 高速比較器電路

1.5 高速ADC采樣電路

高速 ADC采樣電路采用 AD9288模數轉換器芯片構成主電路[15-16]。AD9288是一款高速度，兩路的8位轉換精度、低功耗、最高采樣率為100MSPS的A/D轉換器。當S1，S2為低電平狀態的時候，A、B通道都將處于備用狀態，則A/D轉換器不會進行采樣量化編碼；當 S1為高電平，S2為低電平時，AD9288芯片將在編碼時鐘的控制下進行工作。AD9288的供電電源需要很好的穩定性，在AD9288芯片各個電源引腳附近要放置0.1 μF的去耦電容，如圖6所示。

圖6 高速ADC采樣電路

2 軟件設計

本設計使用 Spartan6系列 XC6SLX16-2CSG324核心板，利用Xilinx公司的ISE Design Suite 14.6編程軟件Verilog HDL語言編寫。為了獲得較好的測量精度，采用等精度測頻方法，提高低頻與高頻測量，并保持了測量精度不變[17-18]。這種方法測量頻率的相對誤差與待測信號頻率的大小并沒有關系，只和閘門時間以及標準信號頻率有關。預置閘門時間增加，標準頻率提高，測頻的相對誤差就能夠減小。在FPGA中，可由時鐘頻率作為標準信號頻率。系統流程如圖 7所示。

圖7 系統流程框圖

2.1 波形觸發采樣模塊

波形觸發模塊采用的邊沿觸發，即將被測信號的變化與某一電平相比較，當信號的變化以某種選定方式達到這一電平時，產生一個觸發信號，啟動一次掃描。在波形觸發模塊內部用了10個8位的D觸發器。在時鐘的驅動下，可以得到10個時刻的AD值，將其設為 data1～data10。當 data5大于等于設置值，data6小于設置值，則將觸發信號拉高；當 data5小于設置值，data6大于等于設置值，則將觸發信號拉低。觸發流程如圖8所示。

圖8 觸發流程

波形采樣模塊設計采用16階5倍插值FIR濾波器，插入零值樣本的過程發生在濾波操作之前，用來提高信號的速率[19]。FIR濾波器的系數計算的過程很繁瑣，在本次設計時采用 MATLAB工具箱，利用fdatool可以方便地計算出 FIR濾波器的系數。由于FPGA具有并行處理的特性，利用FPGA的FIR濾波器的IP核，將生成的系數寫成COE類型文件，在Select Source里面選擇COE File。Filter Type選擇采用插值濾波法，Interpolation Rate Value選擇數據之間插入5個零點，輸入頻率設置為50 MHz，FIR濾波器頻率設置為 250 MHz。且 FPGA內部有現成可用的 FIR IP核，用來實現FIR濾波器具有很強的實時性和靈活性，為數字信號處理提供了很好的解決方法。

2.2 測量占空比模塊的設計

本次設計測量占空比的方法是用一個 200 MHz的時鐘，對輸入信號的高電平和低電平分別進行計時，計時后將結果進行處理后顯示。高低電平計數核心代碼如圖9所示。

圖9 高低電平計數核心代碼

2.3 波形顯示模塊的設計

波形顯示采用黑金的 LCD-AN630，顯示像素為480×272，包含LED背光單元，采用真彩色24位的并行RGB接口和核心板進行連接。將數據通過寫字、打點等功能顯示在液晶屏上。水平靈敏度控制設計采用兩個按鍵模擬旋鈕的方向，FPGA根據兩個按鍵模擬旋鈕的方向，依次加減設計好的水平靈敏度的檔位，從而抽取相應的采樣信號。垂直靈敏度控制設計采用兩個按鍵模擬旋鈕的方向，FPGA根據兩個按鍵模擬旋鈕的方向，依次加減設計好的垂直靈敏度的檔位，從而改變MCP41010數字電位器的數字量，數字量控制著程控放大器的倍數。數據存儲設計采用 IP核FIFO和IP核RAM進行存儲數據，IP核FIFP設置為256個數據，IP核RAM設置為4 096個數據，當觸發信號來到，開始控制IP核FIFO存儲256個波形數據，IP核RAM根據相應的水平靈敏度的檔位從IP核 FIFO中抽取相應的波形數據進行存儲，液晶屏顯示模塊則從IP核RAM中實時讀取波形數據進行顯示。

3 信號采集顯示平臺與實驗

信號采集顯示實物測試如圖10所示，為實驗測試中對正弦波、矩形波、三角波在輸入為 Vpp=50 mV和Vpp=10 V條件下的不同輸入頻率進行的測試。

圖10 信號采集顯示系統實物圖

3.1 高速比較器測試波形圖

利用RIGOLDS2102示波器分別對輸入信號頻率為 1 Hz、100 kHz、1 MHz、5 MHz、10 MHz 時所通過的高速比較器輸出波形進行測量，結果如圖 11(a)—(e)所示，各波形正常，無明顯失真。

3.2 測量數據記錄

實驗中對頻率1 Hz～10 MHz范圍內的正弦波，頻率1 Hz～2 MHz范圍內的三角波和矩形波進行采集測量顯示。結果表明，3種輸入信號在相應各個頻段所得到的測量結果誤差很小，精度較高。測量結果如下表1—3所示。

如表1所示，正弦波的測量頻率范圍為1 Hz～10 MHz，電壓有效值范圍為50 mV～10 V；測量相對誤差的絕對值基本不大于1.5‰。

如表 2所示，矩形波的測量頻率范圍為 1 Hz～2 MHz，占空比范圍為 20%～80%；測量相對誤差的絕對值基本為0。

圖11 不同頻率輸入信號條件下高速比較器輸出波形

表1 被測正弦波信號的實際測量頻率值

表3 被測三角波信號的實際測量頻率值

表2 被測矩形波信號的實際測量頻率值

如表 3所示，三角波的測量頻率范圍為 1 Hz～2 MHz，電壓有效值范圍為50 mV～10 V；測量相對誤差的絕對值基本為0。

4 結語

本文基于CDIO的實驗實踐教學理念，詳細介紹了以程控增益電路和高速雙通道A/D轉換器AD9288為采集處理核心電路，在可編程邏輯器件XC6SLX16-2CSG324的控制下，通過等精度測頻等方法實現常用的正弦波、矩形波和三角波輸入信號的數據采集及波形顯示等功能的系統設計方法，較好實現實時監測信號的波形、頻率、幅值、占空比等數據，可為學生實踐創新教學項目的提供參考作用。