簡(jiǎn)易數(shù)字萬(wàn)用表的555芯片實(shí)現(xiàn)方法

隨著科技的發(fā)展，芯片技術(shù)的發(fā)展，芯片在各個(gè)領(lǐng)域內(nèi)被廣泛使用。在我們搭建電路排查故障時(shí)，經(jīng)常需要測(cè)量?jī)啥它c(diǎn)之間的電壓電阻和電容數(shù)值，經(jīng)過(guò)對(duì)不同芯片的了解和對(duì)比，本文給出了一種簡(jiǎn)易的電壓電阻電容值顯示方案。

1 設(shè)計(jì)方案及論證

1.1 系統(tǒng)方案設(shè)計(jì)與比較（電壓）

方案一：以數(shù)字電壓表為核心，將電容和電阻都轉(zhuǎn)化為電壓進(jìn)行測(cè)量。優(yōu)點(diǎn)：共用一個(gè)測(cè)量電路，使用統(tǒng)一時(shí)鐘，測(cè)量時(shí)間短，出現(xiàn)報(bào)錯(cuò)的可能性低，便于組合及功能切換部分的設(shè)計(jì)。缺點(diǎn)：電容轉(zhuǎn)換的恒壓充電法和電阻轉(zhuǎn)換的方法精度低，測(cè)量難度高，且要使用恒流源，難以實(shí)現(xiàn)數(shù)字化。

方案二：電壓、電容、電阻表功能分別實(shí)現(xiàn)，通過(guò)按鍵切換電路調(diào)整各時(shí)鐘的工作順序，共用一個(gè)計(jì)數(shù)電路進(jìn)行顯示。優(yōu)點(diǎn)：各測(cè)量功能分別實(shí)現(xiàn)互不影響，便于設(shè)計(jì)，可選測(cè)量方案很多，容易實(shí)現(xiàn)精度要求。缺點(diǎn)：進(jìn)行組合時(shí)比較困難，各部分時(shí)鐘不統(tǒng)一，容易出錯(cuò)。

經(jīng)過(guò)多方面考慮我們選擇了方案二，考慮到直流電壓表本身對(duì)于轉(zhuǎn)換速率沒(méi)有較大的要求，為了控制其成本，選用雙斜積分式ADC。

1.2 系統(tǒng)方案設(shè)計(jì)與比較（電阻電容）

方案一簡(jiǎn)單物理測(cè)量法：使用場(chǎng)效應(yīng)管運(yùn)放組成線性電阻表電路，運(yùn)算放大器輸出與待測(cè)電阻Rx成正比。如果電流表滿量程則代表Rx=R。這樣就可以通過(guò)電流表的示數(shù)來(lái)表示電阻。恒壓充電法測(cè)量，用一個(gè)電阻和電容串聯(lián)，用恒壓源對(duì)電容充電，然后根據(jù)電容充電的曲線超過(guò)某個(gè)固定電壓所需要的時(shí)間，利用曲線擬合的方法測(cè)量。這種方法主要缺點(diǎn)為精度低，并且難以實(shí)現(xiàn)數(shù)字化。

方案二555 測(cè)量法：用555 多諧振蕩器和單穩(wěn)態(tài)觸發(fā)器，74LS160 計(jì)數(shù)器共同實(shí)現(xiàn)。555 單穩(wěn)態(tài)觸發(fā)器的脈沖寬度與電阻電容值呈正比，故可將電容轉(zhuǎn)化為振蕩信號(hào)的脈沖寬度進(jìn)行測(cè)量。再設(shè)計(jì)一個(gè)555 多頻振蕩器，將多諧振蕩器的振蕩周期與單穩(wěn)態(tài)觸發(fā)器的脈沖寬度相與，進(jìn)行計(jì)數(shù)，這樣，適當(dāng)調(diào)整秒沖寬度與電阻值的比例和振蕩器產(chǎn)生脈沖的頻率即可通過(guò)對(duì)相遇之后信號(hào)脈沖的個(gè)數(shù)計(jì)數(shù)并顯示來(lái)確定待測(cè)電阻阻值，由于可以通過(guò)芯片對(duì)輸出脈沖計(jì)數(shù)，故實(shí)現(xiàn)數(shù)字化較為容易，因此選擇方案二。

2 具體電路設(shè)計(jì)

2.1 電壓表設(shè)計(jì)

74LS160 的電路狀態(tài)為

根據(jù)電路狀態(tài)則可設(shè)計(jì)如圖1 的三次一循環(huán)的轉(zhuǎn)換電路。

圖1

積分器運(yùn)放選擇為：OP2227

比較器選擇為：LM393

譯碼器選擇為：74HC138

模擬開(kāi)關(guān)選擇為：MC74HC4066

繼電器選擇為：EMR011B06

A：連接74LS273 的CLR 與CLK

B：連接74LS160 的CLR

C：連接74LS160 的CLK

D：連接轉(zhuǎn)換電路

E：連接測(cè)量電壓

對(duì)于滿量程為9.99V 的電壓表，最大電壓積分后很容易造成積分飽和，所以首先對(duì)測(cè)量電壓進(jìn)行分壓，理論上選擇9950Ω 與50Ω 的電阻組成分壓電路，將0-9.99V 的電壓分壓為0-49.95mV，但是在實(shí)際操作中，這樣的組合誤差較大，為了減小誤差，通過(guò)實(shí)踐，最終分壓電路選擇為串聯(lián)9949Ω與51Ω，并增加0.01V 的電壓偏置。

對(duì)于參考電壓，我們選擇為-4.995mV。當(dāng)測(cè)量電壓位于滿量程時(shí)，測(cè)量分壓電壓積分10ms 的值與參考電壓積分100ms 的值相加為0，所以當(dāng)時(shí)鐘選擇為10kHz 的時(shí)候，這樣的積分電路是可以完美實(shí)現(xiàn)其功能的，并且測(cè)量時(shí)間t ≤0.11s。

對(duì)于置零-第一次積分-第二次積分的功能轉(zhuǎn)換可以通過(guò)兩個(gè)時(shí)鐘電路譯碼來(lái)實(shí)現(xiàn)，時(shí)鐘A 為5H在，占空比為10%，時(shí)鐘B 為5Hz，占空比為5%。A時(shí)鐘接在74HC138 的A 口，B 時(shí)鐘接在74HC138 的B 口，C 時(shí)鐘接地，在0-0.01s 中Y3 口輸出低電平，在0.01-0.02s 中Y1 口輸出低電平，在0.02-0.2s中Y0 口輸出低電平。將Y0 與Y1 輸出取反，使其在接下來(lái)的電路為高電平使能，則可將Y3 輸出作為控制置零信號(hào)，Y1 輸出作為控制測(cè)量電壓積分信號(hào)，Y0 口作為控制參考電壓積分信號(hào)。

在模擬開(kāi)關(guān)中，1 口輸入為參考電壓，2 口輸入為測(cè)量電壓的分壓，4 口輸入為9V 高電壓，其目的為控制繼電器開(kāi)合，以使積分電容兩端放電。

控制積分電容充放電的繼電器。

A 口為Y0 輸出的非和比較器的非相與，當(dāng)積分未完成時(shí)，比較器的非為低電平，此時(shí)與門(mén)輸出為低電平，則74LS273 置零端使能，CLK 也無(wú)上升沿脈沖。當(dāng)積分器數(shù)值為零時(shí)，第二次積分完成，比較器輸出低電平，取非為高電平，此時(shí)與門(mén)輸出為高電平，有上升沿，則74LS273 接受輸入端數(shù)據(jù)，并從輸出端輸出，這個(gè)元件實(shí)現(xiàn)了在積分過(guò)程中，顯示管不顯示數(shù)字的功能。

B 口與74HC138 的Y3 口相連，控制74LS160 的置零功能，方便電路進(jìn)行多次測(cè)量。

C 口為74HC138 的Y1 口的非、比較器輸出和時(shí)鐘信號(hào)三者相與，其功能為只在第二次積分開(kāi)始后才進(jìn)行計(jì)數(shù)，防止其他信號(hào)干擾計(jì)數(shù)器的脈沖。

D 口為選中信號(hào)端，對(duì)其取反并和74HC138 的Y3 口相或，當(dāng)不選中該電路時(shí)，或門(mén)輸出為高電平，控制繼電器使積分電容兩端短路，則此時(shí)電壓表不行使其功能。選中該電路時(shí)，或門(mén)的一個(gè)輸入為低電平，當(dāng)Y3 口輸出為高電平時(shí)，積分電容兩端斷開(kāi)，電壓表行使其功能。

E 口為測(cè)量電壓輸入端。

2.2 電阻電容表的設(shè)計(jì)

由555 定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器產(chǎn)生的脈沖寬度Tw 與構(gòu)成的待測(cè)電阻成正比，通過(guò)調(diào)整參數(shù)就可以把Cx 轉(zhuǎn)換為脈沖的寬度。只要把寬度為T(mén)w的脈沖與固定頻率的脈沖相與便可以得到計(jì)數(shù)脈沖，計(jì)數(shù)后顯示的N 就是待測(cè)電阻阻值。

555 產(chǎn)生單脈沖，其時(shí)間Tw 為一個(gè)時(shí)間長(zhǎng)度，即為脈沖寬度。555 平時(shí)vi ≥1/3vcc，接通瞬間，電路有一個(gè)穩(wěn)定的過(guò)程，即電源通過(guò)電阻r 向c 充電，當(dāng)vc 上升到2/3vcc 時(shí)，基本rs 觸發(fā)器復(fù)位，vo 為低電平，放電管t 導(dǎo)通，電容放電，電路進(jìn)入穩(wěn)定狀態(tài)，如圖t1 前所示。若觸發(fā)器輸入端施加觸發(fā)信號(hào)(v1＜1/3vcc)，觸發(fā)器發(fā)生翻轉(zhuǎn)，電路進(jìn)入暫穩(wěn)態(tài)，vo 輸出高電平，且管t 截止，此后電容c 充電至vc=2/3vcc 時(shí)，電路又發(fā)生翻轉(zhuǎn)，vo為低電平，t 導(dǎo)通，電容c 放電，電路恢復(fù)至穩(wěn)態(tài)。

電阻：其中Tw=1.1RC，要測(cè)電阻就必須知道Tw 和R 的值，Tw 可以測(cè)出，所以只要c 的值設(shè)置為1/1.1 即可使得Tw=R，所以我們可以將數(shù)碼管顯示的數(shù)字直接作為電阻值。由于串聯(lián)電容1/C=1/C1+1/C2，再考慮到要盡量提高計(jì)數(shù)頻率，我選擇1mf 和0.1mf 電容串聯(lián)這樣999 歐姆的技術(shù)時(shí)間大概時(shí)973ms，可以用10hz 的信號(hào)來(lái)清零。

輸出矩形波的周期為充電時(shí)間加放電時(shí)間：T=T1+T2=0.7(R3+2R2)C。

振蕩頻率：f=1/T=1.4286/[(R3+2R2)C] 占空比：q=(R3+R2)/(R3+2R2)為降低誤差要使q 盡量遠(yuǎn)離1。這里我的電容選擇0.1nf，電阻r3+2r2 的值就需要為1428.6k 歐姆，但是經(jīng)過(guò)實(shí)際器件仿真，我們發(fā)現(xiàn)實(shí)際完成技術(shù)脈沖的周期并不為1，經(jīng)過(guò)誤差修正以及阻值計(jì)算，我們最后選擇232k572k。

圖2

電容：5 腳接10nf 電容防止引入干擾，設(shè)定Tw=100ms，設(shè)計(jì)1-999nf，Cmax ≈1000nf，，R 的理論值取91kΩ。

圖3

電容C 的充電時(shí)間和放電時(shí)間各為T(mén)1=CIn2(R1+R2) T2=CIn2R2，因?yàn)闀r(shí)鐘周期是在忽略了555 定時(shí)器6 腳的輸入電流條件下得到的，而實(shí)際上6 腳有電流流入。因此，為了減小該電流的影響，應(yīng)使C2=0.01uF。故振蕩波型的周期為：T=T1+T1=0.7C(R1+2R2)。

因?yàn)橐驝x=999nf 時(shí)，Tx=100ms，所以需要時(shí)鐘發(fā)生器在改時(shí)間內(nèi)產(chǎn)生999 個(gè)脈沖，T 應(yīng)為0.1ms，R1+2R2=T/0.7C2=1429Ω 取占空比為60%，即=60%，R1 取2 450Ω，R2 取5 720Ω。

3 計(jì)數(shù)器和鎖存顯示電路

由于各表都要求三位顯示，所以計(jì)數(shù)電路選擇三片74LS160 級(jí)聯(lián)，低位芯片的時(shí)鐘輸入端直接與計(jì)數(shù)脈沖相連，進(jìn)位輸出端通過(guò)反相器與高位芯片的時(shí)鐘相連，每當(dāng)?shù)臀挥?jì)數(shù)滿后產(chǎn)生一個(gè)上升脈沖使高位芯片計(jì)數(shù)加一。

各測(cè)量電路的輸出脈沖經(jīng)過(guò)邏輯門(mén)連接后與鎖存器的時(shí)鐘相連，只在測(cè)量周期的下降沿輸出數(shù)據(jù)使數(shù)碼管只顯示計(jì)數(shù)結(jié)果。

譯碼芯片與數(shù)碼管之間接300Ω 電阻作為限流保護(hù)。

4 測(cè)試

4.1 測(cè)試方法

將待測(cè)電壓電容電阻分別調(diào)至不同大小，并接通電路觀察數(shù)碼管顯示的實(shí)際數(shù)據(jù)將其與待測(cè)電壓電阻電容的原本數(shù)值進(jìn)行對(duì)比即可得出誤差大小。

4.2 測(cè)試數(shù)據(jù)

表1

表2

表3

4.3 數(shù)據(jù)分析和結(jié)論

參數(shù)的理論計(jì)算值和實(shí)際取值存在較大差距的原因是許多原件的性能并非理想，實(shí)際器件的取用要考慮很多因素，如通態(tài)電流電壓等。尤其是允許通過(guò)的最大電流，在使用實(shí)際器件經(jīng)常報(bào)錯(cuò)的原因就是某個(gè)支路超負(fù)載導(dǎo)致電路故障。由于確定參數(shù)用到的公式有些不是理想的線性，需要用示波器進(jìn)行實(shí)際測(cè)試再修改。測(cè)量周期時(shí)鐘的頻率和占空比都對(duì)誤差有一定影響，這也是量化誤差的一大來(lái)源。

5 結(jié)語(yǔ)

隨著科技的發(fā)展，芯片技術(shù)的發(fā)展，我們?cè)陔娐沸蘩砼c設(shè)計(jì)時(shí)經(jīng)常會(huì)需要測(cè)量電壓電阻電容，這種比較簡(jiǎn)易的電壓電阻電容值顯示方案，由于原料常見(jiàn)，可以在沒(méi)有現(xiàn)成萬(wàn)用表的時(shí)候用此方法搭建一個(gè)臨時(shí)的萬(wàn)用表來(lái)完成實(shí)驗(yàn)。