基于DBF多波束探測雷達數字信號處理系統的設計與實現

孫靖舒

摘要：該文將提出一種基于DBF多波束探測雷達數字信號處理系統總體設計方案，并以此為基礎，完成系統硬件部分設計以及FPGA實現方案，以期能夠為相關業內人士提供理論參考。

關鍵詞：數字陣列雷達;DBF;數字信號處理系統;設計與實現

中圖分類號：TP311 ? ? ? ?文獻標識碼：A

文章編號：1009-3044（2020）17-0083-02

在現代信息戰爭中，雷達已經成為不可或缺的重要裝備組成，然而在目標環境和電磁環境日益復雜的情況下，雷達的精準性難以避免的會受到一定的干擾。為此，本文將會基于DBF（素質波束形成技術），設計出一種多波束探測雷達數字信號處理系統，有效地提高雷達數字信號處理系統的整體性能，進而提高雷達的精準性和實際探測效果。

1 數字信號處理系統的總體設計方案

本文所設計的數字信號處理系統，將會在雷達天線接收到回波信號后，通過分別采樣轉換的方式，將多路回波信號實時轉換為數字模擬信號，并分別對數字信號進行采樣工作，該工作流程則會由數字信號處理系統中的ADC芯片來完成。在完成數字信號的采樣后，采樣中的數字中頻信號會通過FPGA模塊中所包含的數字正交解調、幅相校準、數字波束形成、脈沖壓縮算法以及MTD算法等一系列功能環節的處理后，完成數字輸出。之后FPGA還會就輸出得到的信號通過SRIO高速接口傳遞到DSP模塊中，通過DSP模塊對已經完成初步處理的數據進行再一次的分析計算，最終通過CPLD模塊實現對數字信號處理系統的有效控制，實現對雷達測角功能的有效調試，并控制雷達的實際數據信號收發時序、碼元產生時序等內容，從而有效提高雷達的探測精準性和實際探測效果[1]。

2 硬件設計方案

2.1 硬件總體設計方案

結合本設計系統的總體設計方案內容，本文所設計的數字信號處理系統設計中的硬件設計部分如圖1所示。在實際系統運行過程中，系統的硬件部分將會通過ADC芯片來對多路天線回波信號進行信號轉換和中頻采樣工作，之后信號將會被傳遞給FPGA模塊，并通過FPGA模塊進行數字信號的處理，再將信號傳遞給DSP系統進行重復處理，并且在整個信號轉換和處理過程中，系統將會通過CPLD模塊進行控制，完成信號采集處理的整個流程[2]。

2.2 ADC模塊的硬件設計

在整個數字信號處理系統中，ADC模塊作為系統運行的起始環節，其實際運行效果將會直接影響到雷達后續環境中的整體使用水平。因此，在進行ADC模塊的硬件設計的時候，應盡可能選擇那些性能比較高的ADC芯片作為ADC模塊的核心部分。但隨著ADC芯片轉換位數的不斷增多，其轉換靈敏度雖然會有所提升，多路回波信號轉換為數值模擬信號的效果越好，但與此同時，ADC芯片的實際價格也將會同比上升，在對本系統的實際功能需求以及ADC芯片的性能以及價格等方面內容進行綜合考慮后，本設計最終選擇了TI公司的ADS4449芯片作為ADC芯片。

該芯片可以同時實現四通道采樣處理工作，再加上其最大采樣速率為250MSPS，促使其可以極大地提高回波信號轉換及采樣的實際速率，節省信號處理時間。另外，該芯片的單個實際大小僅為10.00 mm x10.00 mm，比雙通道 ADC 縮小了 38%，有效地節約了PCB的設計空間，提高了設計成功率。除此之外，該芯片還有著功耗低，性能強，能夠實現高輸出SNR及SFDR等特點，再加上其所擁有的諸多數字特征和操作模式，將可以極大地提高本設計的成功概率。

2.3 FPGA模塊硬件設計

在本數字信號處理系統設計中，FPGA模塊將會負責所有的信號算法處理工作，因此若是FPGA模塊硬件設計效果得不到保障，那么勢必會影響到后續數字信號處理的實際效果。為此，在進行FPGA模塊的實際設計過程中，在進行多方面綜合考慮以后，最終選擇了Xilinx公司的XC7VX690TFFG1157 FPGA芯片。

該芯片是Xilinx公司在近些年來所推出的Virtex-7系列中的一款，相比較Virtex-6系列的FPGA芯片來說，該芯片的總體性能至少提高了近一倍，而在能耗方面卻只有Virtex-6系列中FPGA芯片的一半。其次，在信號處理方面，該芯片相對于Virtex-6系列的芯片來說提高了約1.8倍，I/O帶寬和存儲器帶寬也分別提升了1.6倍和2倍，使該芯片上所集成的高速儲存器帶寬達到2133Mbps。最后，該芯片還使用了Xilinx公司首創的SSI（堆疊硅片互聯）技術，從而讓該芯片的性能超越了當時摩爾定律中所規定的性能。也正是因為該芯片集成了諸多的高新技術，所以使其不僅能夠完美滿足本數字信號處理系統對于FPGA模塊性能的實際需求，提高系統性能的作用。

2.4 CPLD模塊硬件設計

CPLD模塊是本系統設計中的控制部分，負責對ADC模塊采樣配置，雷達的收發時序控制、碼元的產生控制以及傳輸時序控制等多方面控制功能。對于本系統設計來說，只要CPLD模塊能夠滿足以上功能便可，不需要其有著過高的資源要求，所以在進行CPLD模塊硬件選擇的時候，最終選擇了Xilinx公司的XC3S400AN芯片作為本系統設計中CPLD模塊的核心組成。

該芯片歸屬于Xilinx公司所出售的Spartan-2AN系列，而該芯片有著Spartan-2AN系列芯片的所有特性，其不僅實現了對SRAM技術的進一步融合，還將FLASH中高可靠性和非易失性也有效的集成到了該芯片之中，并且為保障芯片的集成效果，還專門針對系統集成功能進行了高安全性和非易失性等應用優化效果。也正是如此，使得該芯片的使用范圍較為靈活，并且還有著使用成本低，使用安全性高等特點。除此以外，由于該芯片內部還融合了高容量FLASH技術，所以對于外部存儲器的要求比較低，可以進一步降低設計成本，增加設計靈活性，提高設計成功率[3]。

3 基于DBF多波束探測雷達信號處理算法的FPGA實現

正如上文所述，在本系統中，FPGA模塊會實時接收ADC模塊所傳遞的轉換采樣后的中頻率數字信號，FPGA模塊在接收到信號以后，需要通過多種算法對信號進行分析處理，然后將處理結果進行輸出。在此過程中，需要有CPLD模塊配合FPGA模塊共同實現這一數字信號處理流程。

由于本系統中FPGA模塊需要實現的算法功能比較多，因此整個FPGA模塊的實際算法實現難度相對較大，為能夠提高設計成功率，本文將會對于FPGA模塊和CPLD模塊的算法實現將會采用模塊化設計方法。具體來說就是將FPGA模塊和CPLD模塊分解成為更多的小模塊進行逐一設計實現，并且為能夠整個系統的后續使用效果，還需要在設計時，充分考慮到各模塊之間的關聯性，并預先留下相應的接口。在完成模塊設計后，再將所有小模塊進行串聯，形成本文中所需的FPGA模塊和CPLD模塊。

CPLD模塊可以細化成為ADS4449配置模塊和二相編碼收發模塊兩個小模塊，每個小模塊的功能如下：

1）ADS4449配置模塊：在系統運行過程中，為ADS4449芯片提供工作模式配置，確保ADC模塊能夠正常運作。

2）二相編碼收發模塊：產生二相編碼信號，并將信號傳遞給信號發射機和FPGA模塊，FPGA模塊中的內部脈沖壓縮算法模塊會對該信號進行分析處理。

FPGA模塊可以細化成為ADC數據采集模塊、數字正交解調模塊、幅相校準模塊、數字波束形成模塊、脈沖壓縮算法模塊、MTD算法模塊以及接口通信模塊7個小模塊。各模塊的具體功能如下：

1）ADC數據采集模塊：該模塊在系統運作過程中會同ADS4449配置模塊相互配合，從而對ADC芯片所傳遞的數據信息進行初步解析。

2）數字正交解調模塊：該模塊可以通過數字正交解調算法，將接收到的多路中頻信號進行轉換解析。

3）幅相校準模塊：對多路回波信號進行幅相校準，從而確保所有回波信號的間幅保持一致，方便后續模塊對于數字信號的處理，降低數字信號處理難度。

4）數字波束形成模塊：該模塊可以通過數字波束形成算法，將多路回波信號進行有效集束處理，進一步降低數字信號處理的難度。

5）脈沖壓縮算法模塊：該模塊可以通過脈沖壓縮算法，對CPLD模塊所傳遞的二相編碼信號進行脈沖壓縮，有效提高雷達距離分辨效果。

6）MTD算法模塊：該模塊可以通過MTD算法，對數字信號進行動目標檢測，在檢測出數字信號中含有動目標以后，那么該模塊便會對目標的速度進行即時計算，并根據目標所在的波束完成實際測角工作[4]。

4 結束語

基于DBF多波束的探測雷達是現代雷達的一個重要研究方向，為能夠有效提高雷達的探測效果，本文設計了一款雷達數字信號處理系統，并為其實現提供了相應的實現思路。但在研究過程中，由于本人的知識及經驗的限制，本系統設計在完成以后仍舊存在著諸如靈敏度不足、資源占有率比較高等問題，該些問題還需要在后續研究中進行解決。

參考文獻：

[1] 趙延棟. 基于線性功放的數字陣列雷達多波束形成技術研究[D]. 成都： 電子科技大學， 2016.

[2] 臧九龍. 數字陣列雷達DBF處理器的設計與系統測試[D]. 南京： 南京理工大學， 2014.

[3] 楊成，楊康，董琎琎，等.基于FPGA多波束成像的聲納系統設計[J].單片機與嵌入式系統應用，2014，14（3）：16-19.

[4] 李杰濤，陳國際，李偉，等.DBF同時多波束測角方法研究及工程實現[J].火控雷達技術，2013，42（2）：19-22.

【通聯編輯：代影】