高驅動電流的隧穿器件設計

陳玉翔

摘要：隧道場效應晶體管（ TFET）由于其獨特的帶帶隧穿原理而成為超低功耗設計中有力的候選者。傳統MOSFET在室溫下的亞閾值擺幅因載流子漂移擴散工作原理而高于60 mV/dec;而基于量子隧道效應的隧穿場效應晶體管，其亞閾值斜率可以突破MOSFET器件的亞閾值擺幅理論極限，并且具有極低的關態泄漏電流。本文提出了一種異質結縱向隧穿場效應晶體管，用以改善器件導通電流和亞閾值特性，改進后的器件開態電流由36μA/μm增加到92μA/μm，平均亞閾值擺幅從32 mV/dec降低到15 mV/dec。

關鍵詞：隧穿場效應晶體管;帶帶隧穿;異質結;開態電流

0引言

隨著MOSFET器件尺寸不斷縮小，降低功耗成為了集成電路設計的關鍵問題。熱載流子注入效應在室溫下將金屬氧化物半導體場效應晶體管（ MOSFET）的亞閾值擺幅（ SS）限制在60 mV/dec，這種物理上的限制使得MOSFET難以適用于低電源電壓[1-2]。隧穿場效應晶體管（ TFET）具有低亞閾值擺幅和低關態電流的優點，然而受到隧穿面積和隧穿幾率的限制，TFET器件的電流密度通常比MOSFET低2-3個數量級左右，限制了TFET器件的實際應用[3]。

在器件中使用高K介質提升電場強度[4-5]或者窄禁帶材料減小禁帶寬度已經成為提升TFET性能常見的方法。有研究人員在傳統縱向TFET源區應用了窄帶隙材料以增加隧穿電流[6]，盡管能增加導通電流并保持低的關態電流，但該器件在異質結界面處出現的缺陷是一個嚴重的問題。由于隧穿勢壘通常位于本征區中，因此可以嘗試替換本征區材料而不是源區材料。文獻[7]使用窄帶隙材料替換了整個溝道區域，但是使用此方法必須考慮TFET雙極導通效應，該效應會導致高關態泄漏電流。另外有科研人員提出通過使用先進的設備控制器件摻雜分布，例如源區重摻雜薄層結構[8-9]，減小勢壘區寬度增大電場強度，但是單邊突變結在實際工藝中很難實現，可能會導致實質性的制造差異。

本文提出了一種窄禁帶縱向隧穿場效應晶體管（ SiGe-TFET ），通過在縱向TFET外延隧穿區使用SiGe材料，縮短載流子隧穿距離，增大隧穿幾率，器件具有高開態電流、低亞閾值擺幅和低關態泄漏電流的特點;文章第2節主要描述器件結構及工作原理;第3節給出仿真結果;第4節得出最終結論。

1 器件結構和工作原理

隧穿場效應晶體管的本質是一個柵壓控制的P-I-N結，與MOSFET器件類似的是，TFET器件也是由柵極、源極及漏極等電極構成，不同的是MOSFET器件的溝道是指柵極下方的反型層，而TFET器件的溝道是指柵極下方的隧穿區域。按照隧穿方向與柵電場的關系，可以分為兩種隧穿場效應晶體管，如圖2.1所示：當隧穿方向與柵電場方向垂直時，該隧穿場效應晶體管為橫向TFET器件;當隧穿方向平行于柵電場方向時，該隧穿場效應晶體管為縱向TFET器件。

隨著超薄外延生長技術的發展，采用半導體異質結材料制造晶體管成為可能。與全Si-TFET相比，在器件中使用SiGe、InAs等窄禁帶材料，可以有效地減小隧穿區的禁帶寬度，提高載流子的隧穿電流。本次研究采用基于異質外延區的縱向TFET結構，如圖2.1（b）所示，包括半導體襯底、源區、本征區、漏區、外延區、高K柵氧化層及金屬柵。外延區采用SiGe以提高隧穿幾率，位于源區與本征區上方。為增強導通電流源區采用1×10²⁰cm^-3的重摻雜，漏極為1×10¹⁸cm^-3的中等濃度摻雜用來抑制TFET雙極導通效應;本征區為寬度20nrri，濃度1×10¹⁵cm^-3的輕摻雜區;柵氧化層采用5 nm厚度的Hf02。定義電流分別為10^-7A /μm和10^-13A/μm時所對應的電壓為閾值電壓VT和開啟電壓V off，開態電流I ON定義為柵電壓等于（V OFF+1）V時所對應的電流值，閾值電壓V T和開啟電壓V OFF兩點之間的斜率作為平均亞閾值擺幅（SS arg）：

從上述結果可以清楚的看出，為了提高隧穿電流，器件隧穿區的電場強度應很大，而禁帶寬度應盡可能地小，即隧穿距離越小，則隧穿電流越大。傳統橫向Si-TFET，縱向Si-TFET和縱向SiGe-TFET帶帶隧穿能帶圖如圖2所示。對于橫向隧穿TFET結構，柵極只能控制使源區與本征區界面表面區域發生隧穿，隧穿區域面積很小導致無法獲得較大的開態電流。而縱向隧穿TFET的載流子隧穿區域面積正比于柵極覆蓋源區/外延區的面積，隧穿面積相比橫向隧穿大得多，器件驅動電流較高。

SiGe-TFET則是在縱向TFET的外延隧穿區采用了高Ge組分的SiGe材料，SiGe材料的禁帶寬度和Ge組分有直接關系，忽略材料之間的應力，禁帶寬度與Si 1-xGex材料Ge組分之間的關系可以表示為：

Ge組分越高，材料禁帶寬度越小。從圖2.2（c）也可以看出，將SiGe材料應用于外延隧穿區可以有效地降低該區的帶隙并促進載流子的隧穿。TFET關態泄漏電流路徑主要存在于橫向P-I-N結，當使用具有高Ge含量的SiGe材料時，反向泄漏電流也會增加。在SiGe-TFET的設計中，外延隧穿區的厚度只有5 nm左右，SiGe材料的面積很小，因此這種設計可以減少關斷電流的增加，能夠同時滿足高導通電流和低關態泄漏電流的要求。

2 仿真結果

器件仿真使用了Synopsys公司的Sentaurus TCAD工具，采用了動態非局部帶帶隧穿模型，該模型用Wentzel-Kramer-Brillouin（ WKB）近似來捕獲穿越所有可能結和表面的隧穿。SRH（ Shockley-Read-Hall）復合模型，遷移率模型，Fermi-Dirac統計分布模型和禁帶寬度變窄模型被用來仿真器件電學特性。