基于“單片機+FPGA”的數字芯片自動測試系統設計

石 英，陳心浩，何湘竹

（1.中南民族大學 實驗教學與實驗室管理中心，湖北 武漢 430074；2.中南民族大學 電子信息工程學院，湖北 武漢 430074）

數字電路實驗作為電子類專業的一門專業基礎實驗課程，對加深學生對理論知識的理解，培養學生實踐動手能力十分關鍵[1-2]。74 系列數字芯片是數字電路實驗教學中經常使用的一類元器件[3-4]，但由于芯片使用頻繁，常導致芯片功能故障及芯片型號標識磨損而無法分辨的問題。功能故障和型號標識磨損的芯片若不能及時準確地檢測出來，將會影響數字電路實驗教學質量和造成芯片的浪費。因此，數字芯片測試系統對實驗教學十分重要。

目前，市場上專用的數字芯片測試儀器價格昂貴[5]。各高校研究人員根據科研及實驗教學的需求，也研制出多種數字芯片測試裝置[6-15]，一定程度上緩解了數字芯片測試自動化的問題。但現有數字芯片測試裝置功能單一，多以芯片功能測試為主；受系統結構限制，可支持芯片引腳數少、操作復雜、攜帶不便。鑒于此，本文設計了一套基于“單片機+現場可編程邏輯門陣列（FPGA）”的數字芯片自動測試系統，該系統兼具芯片功能測試和芯片型號識別的功能，支持多引腳74 系列數字芯片的自動測試，同時集成了液晶顯示器（LCD）和矩陣按鍵，操作簡單，攜帶方便。

1 系統結構與工作原理

數字芯片測試系統主要由單片機控制系統、FPGA測試系統和供電系統3 大部分組成。單片機控制系統包括單片機最小系統、液晶顯示模塊和按鍵模塊；FPGA 測試系統包括FPGA 最小系統和芯片測試接口模塊；單片機控制系統與FPGA 測試系統通過自定義接口連接。數字芯片測試系統總體結構如圖1 所示。

圖1 數字芯片測試系統總體結構框圖

FPGA 系統內存儲著每種芯片的測試信號集，測試信號集包括激勵信號和預期響應信號。測試信號集可通過芯片型號精確索引，用于芯片功能測試；也可通過芯片引腳數模糊索引，用于芯片型號識別。系統工作時，將待測芯片放入相應的芯片插座內，根據LCD 顯示的測試引導信息，通過按鍵設置系統的工作模式（功能測試或型號識別）和索引方式（芯片型號或芯片引腳數），測試參數設置完畢后，單片機控制 系統通過總線將測試參數發送至FPGA 測試系統。FPGA 測試系統根據測試參數調用相應測試信號集，給待測芯片施加激勵信號，然后讀取響應信號，并將響應信號與預期響應信號進行比較，最后得出測試結果。FPGA 測試系統通過總線將測試結果發送至單片機控制系統，由LCD 顯示測試結果。

2 系統硬件設計

2.1 單片機控制系統電路設計

單片機控制系統電路如圖2 所示。單片機型號為STC90C516RD+芯片，該芯片集成了1 280 B 的片內RAM 和64 kB 的片內Flash，不需要外掛存儲器，簡化了電路設計。單片機控制系統采用12 MHz 無源晶振作為時鐘源，采用RC 復位電路實現系統上電復位，采用串口進行程序調試與加載。串口電路采用MAX3232 芯片配合外部電容，實現TLL 電平與RS232電平之間的相互轉換。

LCD 采用帶中文字庫的12864 液晶屏，該液晶屏支持并行和串行兩種控制方式，設有20 個用戶I/O 口，可與單片機直接連接，簡化了電路設計。本設計中液晶屏采用并行控制方式，3.3 V 供電。液晶屏控制信號管腳RS、R/W、EN 分別與單片機的P4.5、P4.1、P4.6管腳相連，數據管腳 DB0—DB7 分別與單片機的P0.0—P0.7 管腳相連，控制方式選擇管腳、復位管腳，分別通過上拉電阻R34、R35 接3.3 V，設置成并行控制方式、禁止復位。

按鍵采用4×4 矩陣按鍵，16 個按鍵分別定義為“0-9”數字按鍵、“上下左右”方向按鍵、“確定”和“取消”按鍵，通過行列掃描檢測按鍵動作，矩陣按鍵的行信號ROW1—ROW4 與單片機P2.3—P2.0 管腳相連，列信號COW1—COW4 與單片機P2.7—P2.4管腳相連，采用軟件去抖，簡化了硬件電路設計。

圖2 單片機控制系統電路

單片機與FPGA 通過自定義接口連接，接口信號包括FPGA 復位信號FPGA_RST、啟動FPGA 測試信號START、FPGA 測試結束標志信號STOP 和10 位數據總線DATA0—DATA9。單片機的P4.3 管腳定義為FPGA 復位信號輸出管腳，與FPGA 的管腳96 相連；P4.2 管腳定義為啟動FPGA 測試信號輸出管腳，與FPGA 的管腳74 相連；P3.2 管腳定義為FPGA 測試結束標志信號輸入管腳，與FPGA 的管腳73 相連；P1.0—P1.7、P3.3—P3.4 管腳定義為10 位數據總線管腳，分別與FPGA 的管腳94—92、87—86、81—79、76—75 相連。

2.2 FPGA 測試系統電路設計

FPGA 測試系統電路如圖3 所示。FPGA 采用ALTERA 公司的EP2C5T144C8N 芯片，該芯片I/O 口工作電壓為3.3 V，最大耐壓值為5 V，具有89 個可用I/O 口，可以滿足FPGA 與芯片測試插座和單片機相連的管腳需求。芯片內部共有4 608 個邏輯單元和26 個4 kb RAM 存儲單元，可以滿足FPGA 編程所需的硬件資源。FPGA 采用50 MHz 有源晶振作為時鐘源，設有JTAG 和AS 兩種程序加載接口，程序加載狀態指示電路由三極管Q3、電阻R31 和發光二極管D1 組成。FPGA 鎖相環電源管腳設有LC 濾波電路，I/O 口電源管腳設有去耦電容，確保FPGA 系統工作穩定。

為了避免芯片測試過程中芯片引腳插錯，設有DIP-14、DIP-16、DIP-20 3 種獨立的雙列直插式芯片插座。DIP-14 的腳7、DIP-16 的腳8、DIP-20 的腳10接地，DIP-14 的腳14，DIP-16 的腳16、DIP-20 的腳20 通過開關電路接5.0 V 電源。開關電路由場效應管Q1、三級管Q2、電阻R29、R30 和電容C1、C2 組成，開關電路通斷控制管腳Power_en 與FPGA 的管腳143相連，高電平導通，低電平關斷。芯片插座其他引腳分別通過100 Ω 限流電阻與FPGA 的管腳112—115、118—122、125—126、129、132—137 相連。

圖3 FPGA 測試系統電路

2.3 供電電路設計

供電電路需要提供1.2、3.3 和5 V 電源。外部采用5 V 適配器供電，經過電容C22 和C23 濾波后獲得5.0 V 電源。5.0 V 電源經過降壓芯片AMS1117-3.3 V、AMS1117-1.2 V 和濾波電容C24、C26、C25、C27 轉為3.3 和1.2 V 電源。供電電路設有電源開關U5 和電源狀態指示燈D2。供電電路如圖4 所示。

圖4 供電電路

3 系統軟件設計

3.1 通信協議設計

單片機控制系統與FPGA 測試系統之間的通信由單片機控制系統發起。首先，單片機將測試參數寫入總線DATA，然后，將START 信號置1。FPGA 檢測到START 信號為1 時，開始讀取總線DATA 上的測試參數。FPGA 測試系統對待測芯片測試結束后，將STOP 信號置1，然后，將測試結果寫入總線DATA。單片機檢測到 STOP 信號為 1 時，開始讀取總線DATA 上的測試結果。

單片機向FPGA 下發測試參數時，總線DATA 上數據高2 位代表工作模式：DATA[9:8]=1 表示功能測試模式；DATA[9:8]=2 表示型號識別模式；其他為保留設置。在功能測試模式下，總線DATA 上數據低8位表示芯片型號，最多可支持256 種型號芯片；在型號識別模式下，總線DATA 上數據低8 位表示芯片引腳數，DATA[7:0]=1 表示14 引腳芯片，DATA[7:0]=2表示16 引腳芯片，DATA[7:0]=3 表示20 引腳芯片。

FPGA 向單片機上傳測試結果時，在功能測試模式下，總線DATA 上數據代表待測芯片功能測試結果，DATA[9:0]=1 表示功能正常，DATA[9:0]=2 表示功能故障，其他為保留設置。在型號識別模式下，總線DATA 上數據代表待測芯片的型號。

3.2 單片機控制系統軟件設計

單片機控制系統軟件工作流程如圖5 所示。第1步，初始化單片機系統時鐘及外設I/O 口，對FPGA測試系統進行復位。第2 步，驅動液晶屏顯示測試信息；檢測按鍵值，設置測試參數。第3 步，判斷是否檢測到“確定”按鍵，如果檢測到“確定”按鍵，則表示測試參數設置完畢，進入第4 步；否則表示測試參數未設置完畢，進入第2 步。第4 步，將測試參數寫入總線。第5 步，啟動FPGA 測試系統對待測芯片進行測試。第6 步，判斷FPGA 測試系統對待測芯片是否測試結束，如果測試結束，進入第7 步，否則進入第6 步。第7 步，讀取總線測試結果數據，驅動液晶屏顯示測試結果。第8 步，判斷是否檢測到“返回”按鍵，如果檢測到“返回”按鍵，進入第2 步，否則進入第7 步。

圖5 單片機控制系統軟件工作流程

3.3 FPGA 測試系統軟件設計

FPGA 測試系統主狀態機如圖6 所示。FPGA 系統復位后，進入Ideal 狀態。Ideal 狀態下將Power_en信號置0 輸出關斷待測芯片電源，將測試參數寄存器Data_in、測試結果寄存器Data_out 和測試程序執行完畢標志寄存器Flag 清零，測試結束標記信號STOP 置0 輸出。當檢測到啟動測試信號START 為1 時，進入Start 狀態。Start 狀態下將Power_en 信號置1 輸出打開待測芯片電源，進入Test 狀態。Test 狀態下讀取總線上測試參數數據，根據工作模式參數進入功能測試或型號識別測試程序，當測試程序執行完畢標志寄存器Flag 為1 時，進入End 狀態。End 狀態下將測試結果數據寫入總線，測試結束標志信號STOP 置1 輸出，進入Ideal 狀態。

圖6 主狀態機

功能測試狀態機如圖7 所示。計數器N代表測試信號序號，n代表測試信號組數，每個芯片具有的測試信號組數n可能不同。根據芯片型號進入相應Write 狀態，Write 狀態下將第n組激勵信號施加給待測芯片，進入Read 狀態。Read 狀態下讀取第n組響應信號，計數器N加1。如果第n組響應信號與第n組預期響應信號相等，并且不是最后一組測試信號，進入Write 狀態；否則，如果第n組響應信號和第n組預期響應信號相等，并且是最后一組測試信號，進入Success 狀態，不相等則進入Fail 狀態。Success 狀態下將待測芯片“功能正常”測試結果寫入總線，功能測試結束，計數器N清0。Fail 狀態下將待測芯片“功能故障”測試結果寫入總線，功能測試結束，計數器N清0。

圖7 功能測試狀態機

型號識別狀態機如圖8 所示。Type 為具有相同引腳數的芯片型號編碼寄存器，Type 值與芯片型號對應。根據芯片引腳數按芯片型號編碼進入Write 狀態。Write 狀態下將第n組激勵信號施加給待測芯片，進入Read 狀態。Read 狀態下讀取第n組響應信號，計數器N加1。如果第n組響應信號與第n組預期響應信號相等，并且不是最后一組測試信號，進入Write狀態；否則，如果第n組響應信號和第n組預期響應信號相等，并且是最后一組測試信號，進入Success狀態，不相等則進入Fail 狀態。Success 狀態下將待測芯片“具體型號”測試結果寫入總線，型號識別結束，計數器N清0。Fail 狀態下調用下一個芯片型號所對應的測試向量集進行對比，計數器N清0。

圖8 型號識別狀態機

4 測試結果與分析

本文設計的數字芯片測試系統實物如圖9 所示。為了確保該系統測試結果的可靠性，選取了8 種74系列數字芯片進行實驗測試，選取的芯片涵蓋了14、16 和20 引腳的組合邏輯和時序邏輯電路芯片。測試結果如表1 所示。實際測試結果表明，該系統可以準確地對14、16 和20 引腳的74 系列數字芯片進行功能測試和型號識別，準確率100%，可靠性強。

圖9 數字芯片測試系統實物圖

表1 數字芯片測試結果

5 結語

本文設計了數字芯片自動測試系統，采用了“單片機+FPGA”系統架構，充分利用了單片機控制能力強和FPGA 豐富的I/O 口資源、可靈活設計的優勢，實現了14、16 和20 引腳的74 系列數字芯片功能和型號的自動測試。系統集成了LCD 和矩陣按鍵，可獨立工作，操作簡單，攜帶方便。該系統可極大縮短實驗教學中問題芯片的檢測時間，確保實驗教學質量；同時可極大地降低實驗室管理人員檢測芯片的工作量，具有很好的實際應用價值。