基于FPGA的水聲信號多通道同步采集技術(shù)的研究

楊壽佳

摘 ?要：本文設(shè)計(jì)了一種以FPGA為控制核心，AD7606為采集模塊，基于千兆網(wǎng)和UDP協(xié)議進(jìn)行數(shù)據(jù)傳輸?shù)乃曅盘柖嗤ǖ劳讲杉到y(tǒng)，解決了水下平臺(tái)低功耗、高采樣率的數(shù)據(jù)采集問題。該設(shè)計(jì)具有功耗低，可高速實(shí)時(shí)傳輸，通用性強(qiáng)、易于擴(kuò)展等優(yōu)點(diǎn)。

關(guān)鍵詞：水聲信號;FPGA;同步采集

1引言

水聲信號是水聲傳感器探測水下目標(biāo)回波及其輻射噪聲的信息，目前水下探測、目標(biāo)跟蹤、導(dǎo)航定位、入侵預(yù)警等功能的實(shí)現(xiàn)，皆離不開水下多個(gè)節(jié)點(diǎn)同步水聲信號的采集、存儲(chǔ)、分析、處理和研究而獲得的大量目標(biāo)特征信息。

水聲信號采集系統(tǒng)是水下探測儀器的重要組成部分，開展水聲環(huán)境調(diào)查所使用的水下儀器要求設(shè)備通道多、同步性好、采樣率高。本文設(shè)計(jì)的水聲信號多通道同步采集系統(tǒng)只一款水聲數(shù)據(jù)采集的較為通用的系統(tǒng)，除了單板具有多個(gè)采集通道外，還可以多個(gè)單板級聯(lián)實(shí)現(xiàn)多通道同步采集，采用千兆以太網(wǎng)實(shí)現(xiàn)數(shù)據(jù)的高速實(shí)時(shí)傳輸。

2硬件設(shè)計(jì)方案

多通道實(shí)時(shí)同步采集系統(tǒng)硬件設(shè)計(jì)分為AD同步采集、FPGA模塊、千兆網(wǎng)接口電路三個(gè)部分組成。AD同步電路采用的是8通道16bit采集芯片AD7606，每個(gè)通道都能達(dá)到200k采樣頻率。

AD同步采集電路接收工作頻段覆蓋20Hz～40kHz的水聲信號，通過FPGA控制AD同步采集電路采集水聲信號，緩存到FPGA內(nèi)部FIFO，當(dāng)FIFO存滿時(shí)，通過FPGA控制千兆網(wǎng)口以UDP數(shù)據(jù)包格式發(fā)送到網(wǎng)絡(luò)。

2.1 AD同步采集電路

AD同步采集電路功能室完成模擬信號到數(shù)字信號的轉(zhuǎn)換。AD同步采集電路是同步采集系統(tǒng)的重要組成部分。AD同步采集電路主要由ADC芯片構(gòu)成，本系統(tǒng)采用了ADI 公司的AD7606芯片，它是一款電荷再分配逐次逼近型ADC，集成式8通道同步采樣數(shù)據(jù)采集系統(tǒng)，片內(nèi)集成輸入放大器、過壓保護(hù)電路、二階模擬抗混疊濾波器、模擬多路復(fù)用器、16位200kSPS SAR ADC和一個(gè)數(shù)字濾波器，2.5V基準(zhǔn)電壓源、基準(zhǔn)電壓緩沖以及高速串行和并行接口。片上集成模擬鉗位保護(hù)，最高能承受±16.5v的電壓，保護(hù)著電路安全地運(yùn)行;采用單5v供電，不需要使用正負(fù)雙電源，簡化了硬件結(jié)構(gòu)。

2.2 FPGA模塊

FPGA 模塊是整個(gè)系統(tǒng)的控制核心，負(fù)責(zé)系統(tǒng)中各個(gè)模塊的控制，其中包括信號調(diào)理模塊的參數(shù)配置、AD轉(zhuǎn)換模塊的轉(zhuǎn)換頻率控制、數(shù)據(jù)讀取、以及千兆以太網(wǎng)通信接口模塊的控制。

本系統(tǒng)選用的是Xilinx公司Spartan-6系列芯片XC6SLX45，其擁有高級功耗管理技術(shù)，提供了最佳的低功耗和高性能均衡。Spartan-6系列芯片增強(qiáng)了大量的內(nèi)嵌專用乘法器和專用塊RAM資源，邏輯容量方面有較大的提升，擁有較強(qiáng)的復(fù)雜數(shù)字信號處理和的能力。

2.3千兆網(wǎng)接口電路

千兆網(wǎng)接口電路是實(shí)現(xiàn)FPGA與外部設(shè)備的高速數(shù)據(jù)通信，一個(gè)AD7606的8個(gè)通道同時(shí)以200kHz的采樣率工作時(shí)產(chǎn)生的數(shù)據(jù)量為25.6Mb/s，同時(shí)并聯(lián)控制兩個(gè)或者三個(gè)采集模塊時(shí)，系統(tǒng)擴(kuò)展到 16通道、32通道甚至更多時(shí)，其數(shù)據(jù)量也翻倍增長，千兆網(wǎng)口有更高的傳輸帶寬，有更大的擴(kuò)展空間。

本系統(tǒng)采用的千兆網(wǎng)物理層協(xié)議芯片是 88E1111，用于實(shí)現(xiàn)以太網(wǎng)協(xié)議中物理層功能，并為 MAC 層提供標(biāo)準(zhǔn)接口。88E1111 支持 10Mbps、100Mbps、1000Mbps 三種傳輸速度模式。

本系統(tǒng)采用的是GMII接口與FPGA連接，同時(shí)為了隔離PHY協(xié)議芯片與RJ45 接口間的干擾并增加驅(qū)動(dòng)能力，在88E1111與RJ45 接口之間增加了網(wǎng)絡(luò)變壓器。

3系統(tǒng)數(shù)字邏輯設(shè)計(jì)

本系統(tǒng)數(shù)字邏輯設(shè)計(jì)與實(shí)現(xiàn)是利用 FPGA 開發(fā)環(huán)境和Verilog HDL編程語言進(jìn)行開發(fā)的，系統(tǒng)數(shù)字邏輯設(shè)計(jì)是整個(gè)采集系統(tǒng)的核心控制部分，根據(jù)FPGA的數(shù)字邏輯設(shè)計(jì)思想，將系統(tǒng)分為不同的模塊。采用自頂向下的設(shè)計(jì)方法，把系統(tǒng)劃分為基本單元進(jìn)行模塊化實(shí)現(xiàn)，整個(gè)系統(tǒng)劃分為以下幾個(gè)主要功能模塊：AD轉(zhuǎn)換控制模塊、FIFO緩存模塊、千兆網(wǎng)傳輸控制模塊。

3.1 AD采樣控制數(shù)字邏輯設(shè)計(jì)

AD采樣控制模塊采用的是Verilog HDL 編程，主要實(shí)現(xiàn)多通道AD同步控制和AD采樣控制，AD采樣控制數(shù)字邏輯具體實(shí)現(xiàn)采用的狀態(tài)機(jī)控制。

3.2數(shù)據(jù)緩存模塊數(shù)字邏輯設(shè)計(jì)

數(shù)據(jù)緩沖模塊主要是用于調(diào)節(jié)AD采集與網(wǎng)絡(luò)傳輸之間，不同位寬、速率的數(shù)據(jù)流之間的匹配。采集數(shù)據(jù)同一時(shí)刻的一次AD轉(zhuǎn)換結(jié)果數(shù)據(jù)為16×8=128位，將這128位數(shù)據(jù)作為一個(gè)數(shù)據(jù)包。在千兆網(wǎng)傳輸過程中，千兆網(wǎng)的傳輸速度遠(yuǎn)高于AD數(shù)據(jù)輸出率，數(shù)據(jù)緩存模塊便是用于AD模塊和千兆網(wǎng)模塊之間的數(shù)據(jù)緩沖、位寬和時(shí)鐘匹配。

3.3千兆網(wǎng)傳輸模塊數(shù)字邏輯設(shè)計(jì)

本系統(tǒng)采用千兆網(wǎng)接口實(shí)現(xiàn)采集數(shù)據(jù)的數(shù)據(jù)包的發(fā)送，能夠保證在高采樣率、多通道數(shù)的情況下的數(shù)據(jù)傳輸。FPGA與接收設(shè)備之間，采用UDP協(xié)議進(jìn)行傳輸。

千兆網(wǎng)通信的實(shí)現(xiàn)是將時(shí)鐘倍頻模塊、CRC校驗(yàn)算法模塊統(tǒng)籌起來按照MAC 幀的格式將數(shù)據(jù)進(jìn)行封裝。通過物理上的GMII接口將數(shù)據(jù)發(fā)送到PH芯片，由PHY芯片將數(shù)據(jù)轉(zhuǎn)發(fā)到上位機(jī)，實(shí)現(xiàn)FPGA與上位機(jī)之間的高速通信。

4測試結(jié)果及結(jié)論

測試實(shí)驗(yàn)采用信號發(fā)生器發(fā)出單頻108Hz正弦波信號作為1通道數(shù)據(jù)輸入測試源，采集系統(tǒng)將采集結(jié)果通過網(wǎng)口上傳，上位機(jī)將接收到的數(shù)據(jù)存儲(chǔ)為數(shù)據(jù)包，使用MATLAB軟件分析數(shù)據(jù)包。如圖1所示，通過MATLAB分析顯示的采集到的結(jié)果

與信號發(fā)生器產(chǎn)生的信號一致，傅里葉變換分析出的數(shù)據(jù)結(jié)果與輸入信號的頻率均為108Hz。

5結(jié)論

本文設(shè)計(jì)的水聲信號多通道同步采集系統(tǒng)，實(shí)現(xiàn)了多通道信號的采集傳輸功能，經(jīng)過有效的系統(tǒng)測試和數(shù)據(jù)分析，證明了該系統(tǒng)穩(wěn)定有效。本系統(tǒng)設(shè)計(jì)靈活，采用模塊化設(shè)計(jì)，可根據(jù)不同的應(yīng)用場景進(jìn)行通道擴(kuò)展，進(jìn)一步增強(qiáng)了系統(tǒng)在其他領(lǐng)域應(yīng)用的靈活性。

參考文獻(xiàn)

[1] ?王之程，陳宗岐，于沨等.艦船噪聲測量與分析[M].北京;國防工業(yè)出版社，2004;188-198

[2] ?徐文波，田耕. Xilinx FPGA開發(fā)實(shí)用教程[M]. 北京：清華大學(xué)出社，2012：14-15.

[3] ?鞏峰. 基于FPGA 的千兆以太網(wǎng)控制器的設(shè)計(jì)與實(shí)現(xiàn)[D].西安電子科技大學(xué)，2014.

[4] ?Ullah S，Mohaisen M，Alnuem M A. A review of IEEE 802.15.6 MAC，PHY，and security specifications [J]. International Journal of Distributed Sensor Networks，2013，2013.