基于Quartus的16QAM調(diào)制系統(tǒng)設(shè)計

易陽 陳安 何雨東 宋晉

摘 要：16QAM調(diào)制以其高頻譜利用率、高功率譜密度等優(yōu)勢，成為寬帶無線接入和無線視頻通信的重要技術(shù)方案。本文制定了基于Quartus的16QAM調(diào)制系統(tǒng)的設(shè)計方案，系統(tǒng)包括串并轉(zhuǎn)換模塊、成形濾波器模塊、載波生成器模塊、乘法器模塊，模塊設(shè)計使用VHDL語言和IP核，并利用ModelSim給出了仿真結(jié)果。

關(guān)鍵詞：Quartus；16QAM；VHDL；ModelSim

中圖分類號：TN915.05；TN761 文獻標識碼：A 文章編號：2096-4706（2019）02-0039-03

Abstract：16QAM modulation has become an important technical solution for broadband wireless access and wireless video communication due to its high spectrum utilization and high power spectral density. This paper presents the design scheme of the 16QAM modulation system based on Quartus. The system includes serial-to-parallel conversion module，shaping filter module，carrier generator module and multiplier module. The module design uses VHDL language and IP core，and the simulation results are shown in Modelsim.

Keywords：Quartus；16QAM；VHDL；Modelsim

0 引 言

近年來，移動通信發(fā)展非常迅速，這對通信系統(tǒng)的傳輸速率提出了更高的要求，C.R.Chen發(fā)現(xiàn)了一種不僅有較高的頻帶利用率，還具有較高的功率利用率的調(diào)制方式，并獲得了廣泛的應(yīng)用，即QAM調(diào)制技術(shù)。本文通過分析QAM的調(diào)制原理，制定了基于Quartus的16QAM調(diào)制系統(tǒng)的設(shè)計方案。

1 QAM調(diào)制系統(tǒng)設(shè)計

QAM調(diào)制系統(tǒng)設(shè)計框圖如圖1所示。

由圖可知，串并轉(zhuǎn)換將信息速率為Rb的基帶二進制信號分成兩個速率為Rb/2的二進制信號I和Q，2/L電平變換將每個速率為Rb/2的二進制信號變?yōu)樗俾蕿镽b/（2lbL）的電平信號，經(jīng)過成形濾波器后信號波形變得更為平滑，濾波器輸出的信號分別與余弦載波和正弦載波相乘，最后再相加得到調(diào)制信號。

2 系統(tǒng)實現(xiàn)

系統(tǒng)實現(xiàn)主要包括三個步驟：（1）通過MATLAB仿真，并得到系統(tǒng)濾波器的系數(shù)和系統(tǒng)輸入數(shù)據(jù)；（2）將MATLAB中得到的濾波器系數(shù)導(dǎo)入到Quartus中的成形濾波器參數(shù)中，實現(xiàn)16QAM調(diào)制；（3）基于ModelSim環(huán)境得到仿真結(jié)果。

2.1 系統(tǒng)頂層設(shè)計

基于Quartus的QAM調(diào)制系統(tǒng)設(shè)計框圖如圖2所示，其中clk時鐘頻率為8MHz，clk10時鐘頻率為100MHz。

2.2 串并轉(zhuǎn)換與2/L電平變換

此模塊是通過星座映射關(guān)系將4bit基帶輸入信號映射為I路、Q路信號，映射關(guān)系如表1所示。clk是系統(tǒng)時鐘信號8MHz，當上升沿時，系統(tǒng)編碼映射一次，輸入信號din[3..0]是MATLAB中生成的數(shù)據(jù)（如圖3所示），在測試文件中設(shè)置輸入，輸出是經(jīng)過轉(zhuǎn)換得到的兩個3bit的信號I[2..0]和信號Q[2..0]。

2.3 成形濾波器

使用IP核中的FIR II核，將MATLAB中生成的成形濾波器的參數(shù)（如圖4所示）復(fù)制保存為文本文檔，將其導(dǎo)入到FIR II核中的參數(shù)中并且設(shè)置時鐘頻率等參數(shù)。輸入din[2..0]3位寬的數(shù)據(jù)經(jīng)過濾波器后輸出得到18位寬的dout[17..0]信號。

2.4 載波生成器

使用IP核中的核NCO核，outputs選項選擇dual outputs。設(shè)置系統(tǒng)時鐘clk10為100MHz，載波信號的頻率為2MHz，然后點擊生成按鈕即可生成正弦和余弦信號。然后將生成的相關(guān)文件添加到工程中。

2.5 乘法器模塊

使用IP核中的LPM_MULT核，設(shè)置相關(guān)參數(shù)生成乘法器模塊。輸入dataa[17..0]18位寬的數(shù)據(jù)，經(jīng)過乘法器輸出，得到36位寬的result[35..0]信號。

2.6 系統(tǒng)引腳圖和邏輯圖

QAM調(diào)制系統(tǒng)引腳如圖5所示，系統(tǒng)的輸入din[3..0]，時鐘信號clk和clk10是由系統(tǒng)時鐘分頻得到。輸入信號din [3..0]是MATLAB中保存的16進制的隨機數(shù)，經(jīng)過串并轉(zhuǎn)換與2/L電平變換模塊得到兩路信號I和Q。I、Q信號經(jīng)過成形濾波器模塊得到di_lpf和dq_lpf平滑的信號。正弦載波sine與濾波器輸出的di_lpf相乘得到mult_i，余弦載波cosine與濾波器的另一路輸出dq_lpf相乘得到mult_q。mult_i信號和mult_q信號經(jīng)過一個加法器相加得到out信號，最后經(jīng)過取高16位得到dout[15..0]，最終輸出結(jié)果即已調(diào)信號。

圖6是調(diào)制系統(tǒng)的邏輯圖，其中clk頻率為8MHz，clk10頻率為100MHz，F(xiàn)IR為濾波器模塊，qam_1為串并轉(zhuǎn)換與2/L變換模塊，noc_2為載波發(fā)生模塊，multi為乘法器模塊。

2.7 系統(tǒng)仿真

圖7是QAM調(diào)制系統(tǒng)仿真波形圖，其顯示了各個子模塊的輸出結(jié)果，其中dout是調(diào)制系統(tǒng)輸出的已調(diào)信號，有16種不同情況，代表攜帶著16種不同的信息。符合16QAM調(diào)制系統(tǒng)的規(guī)律。

3 結(jié) 論

本文分析了QAM的調(diào)制原理，在MATLAB環(huán)境仿真QAM的調(diào)制過程，保存系統(tǒng)的輸入數(shù)據(jù)和濾波器系數(shù)，然后在Quartus環(huán)境下設(shè)計了QAM的調(diào)制系統(tǒng)，最后在ModelSim環(huán)境下得到了仿真波形，結(jié)果正確，證明了本文制定的基于Quartus的16QAM調(diào)制系統(tǒng)的設(shè)計方案是可行的。

參考文獻：

[1] 雷能芳.正交幅度調(diào)制解調(diào)器的FPGA設(shè)計與仿真 [J].現(xiàn)代電子術(shù)，2011，34（19）：58-60.

[2] 王慧琴.基于FPGA的16QAM調(diào)制模塊的設(shè)計與實現(xiàn) [J].自動化與儀器儀表，2015（7）：208+211.

[3] 闞鑫，李爭平.基于FPGA的4QAM調(diào)制解調(diào)系統(tǒng)設(shè)計與實現(xiàn) [J].北方工業(yè)大學(xué)學(xué)報，2012，24（1）：24-28+54.

[4] 沈志，王宏遠，陳少明，等.基于FPGA的QAM調(diào)制器系統(tǒng)實現(xiàn) [J].電子技術(shù)應(yīng)用，2010，36（1）：32-35.

[5] 陳曉黎.基于Verilog HDL語言的QAM調(diào)制系統(tǒng)仿真研究 [J].科協(xié)論壇（下半月），2011（10）：67-68.

[6] 任景光.QAM通信系統(tǒng)的設(shè)計與仿真 [J].電子制作，2017（Z1）：5-6.

作者簡介：易陽（1998-），男，漢族，江西人，本科，研究方向：通信工程；陳安（1995-），男，漢族，安徽人，本科，無線電檢測工程師，通信工程專業(yè)，研究方向：無線通信；何雨東（1998-），男，漢族，云南人，本科，研究方向：通信工程；宋晉（1998-），男，漢族，吉林人，本科，研究方向：通信工程。