基于Sigma-Delta 調(diào)制的電容傳感器設計*

胡惠文， 魏榕山

(福州大學 物理與信息工程學院，福建 福州 350116)

0 引 言

電容傳感器常應用于濕度、壓力、位置等測量中，應用范圍包括接觸和非接觸式開關技術，接近感應及各種運動傳感器[1,2]。然而待測電容值一般為pF量級甚至是更小的量級，在很多情況下信號電容比測量電路中的寄生電容值要小得多，因此對電容值讀取電路要求比較高[3，4]。電容讀取電路的結構有很多種，電容/頻率(capacitance/frequency,C/F)轉換,電容/電壓(capacitance/voltage,C/V)轉換,Sigma-Delta調(diào)制結構等。Sigma-Delta(Σ-Δ)調(diào)制是近年來很受歡迎的一種技術，具有精度高、易于互補金屬氧化物半導體(complementary metal oxide semiconductor,CMOS)集成以及對模擬電路的精度要求不高等優(yōu)點[5]。

本文設計采用三階Sigma-Delta 調(diào)制器結構作為電容讀取電路，待測電容器作為調(diào)制器的輸入電容值，直接將電容量轉換為數(shù)字碼流，即電容/數(shù)字轉換器(capacitance-to-digital converter,CDC)。

1 CDC

CDC和普通的Sigma-Delta調(diào)制器結構類似，但不同的是CDC的輸入信號是變化的電容，而不是電壓。CDC首先將電容的變化量轉換為電荷信號，然后對電荷信號進行Sigma-Delta調(diào)制，最后輸出1位的數(shù)字信號[6，7]。如圖1為電容傳感器系統(tǒng)框架，CX是傳感器的感應電容， CDC采用比率測量法，輸入感應電容CX和片內(nèi)0.4 pF參考電容的比值代表了傳感器輸出碼流密度，再由數(shù)字抽取濾波器對bs的量化噪聲進行濾波處理并將其轉換為數(shù)字量Dout，該數(shù)字量可用來表征輸入感應電容CX。

在許多情況下，由于待測感應電容變化量相比其基線值小的多，直接轉換需要Sigma-Delta 調(diào)制器具有更高的過采樣率和更長的轉換周期。所以，補償電容Coff和CX采用反相的方波激勵進行驅(qū)動，這樣電容讀取電路等效輸入電容為(CX-Coff)。在電容讀取電路達到同樣精度的情況下，則需要較小的過采樣率，一定程度上也降低了功耗[7]。

圖1 電容傳感器系統(tǒng)框架

1.1 電荷平衡原則

傳統(tǒng)Sigma-Delta調(diào)制器的基本操作原理是電荷守恒，CDC的工作原理是類似的，即在轉換周期內(nèi)，CX上的未知電荷和參考電容Cref上已知電荷是相互平衡的[8～10]。CDC的電荷平衡過程，如圖2所示三階Sigma-Delta調(diào)制器結構。

圖2 三階Sigma-Delta調(diào)制器結構

在對積分器進行初始復位后，在每個轉換周期內(nèi)，一個正電壓VDD對(CX-Coff)進行充電，同時一個電壓對Cref充電，而這個電壓極性取決于bs的極性。積分器在反饋環(huán)內(nèi)，其作用是控制參考電荷的極性，使積分器的輸出平均為零，即平均參考電荷的大小與輸入電荷相等

N·VDD(Cx-Coff)-μN·VDD·Cref+

(1-μ)N·VDD·Cref=0

(1)

式中N為轉換周期，μ為碼流密度，由式(2)得到

(2)

由于Cref是固定電容，所以,輸入感應電容CX可以由碼流密度μ精確表示。

1.2 三階Sigma-Delta調(diào)制器

電容傳感器常用于低功耗應用中，為了獲得功耗優(yōu)化的CDC，Sigma-Delta調(diào)制器的過采樣率和轉換周期應盡量小?；诟袘娙荽笮〉目紤]，最小的過采樣率必須使得KT/C熱噪聲達到調(diào)制器13 bit分辨率相匹配的水平。因此本文采用250 kHz采樣頻率。

由于一階Sigma-Delta調(diào)制器需要更高的過采樣率才能將其量化噪聲減少到同等水平，所以,可以采用高階調(diào)制器來降低過采樣率，且應該充分考慮高階調(diào)制器的有效輸入范圍，以防止積分器過載。一般來說，一階調(diào)制器為滿量程輸入，二階調(diào)制器的有效輸入范圍為±0.75Cref，三階調(diào)制器的有效輸入范圍進一步縮小為±0.67Cref。在13 bit分辨率下，二階調(diào)制器需要400～500個轉換周期，三階調(diào)制器則需要100～200個周期。而更高階數(shù)的調(diào)制器轉換周期較低卻會增加電路復雜性。因此本文選擇三階調(diào)制器結構。

本文調(diào)制器結構為CIFF(cascade integrators with feedforward)結構，此結構減小了積分器擺幅，改善了調(diào)制器線性度。積分器各級系數(shù)如圖2所示，在有效輸入范圍內(nèi)，200個轉換周期達到13 bit精度。MATLAB系統(tǒng)建模仿真結果如圖3所示，有效輸入范圍內(nèi)，量化誤差均小于1/2 LSB。

圖3 系統(tǒng)量化誤差仿真結果

2 CDC電路實現(xiàn)

2.1 電流饑餓型OTA

CDC采用開關電容實現(xiàn)，由于電容并不消耗靜態(tài)功耗，電路的主要功耗主要集中在積分器中跨導運算放大器?？鐚н\算放大器作為核心模塊，其性能很大程度上影響了 CDC的性能。

圖4為基于反相器結構的電流饑餓型OTA[11]，其輸入對管包括NMOS對和PMOS對，且只分布在2條支路上，每條支路上各有1/2電流，共消耗電流I。其電流利用效率為

(3)

圖4 電流饑餓型OTA

相比傳統(tǒng)的折疊式共源共柵OTA電流利用率提高了4倍，比套筒式提高了2倍，因此,這種結構具有低功耗的優(yōu)勢。圖4中Ibias由偏置電流鏡像得到，尾電流由共模反饋電路調(diào)節(jié)。為了滿足第一級運放至少70 dB直流增益的要求，圖5中PMOS和NMOS級聯(lián)結構增加了OTA輸出阻抗，因而提高了增益。相比傳統(tǒng)反相器結構的OTA容易受工藝變化而導致靜態(tài)工作點變化且直流增益較低的特性，該結構有效改善了OTA性能?？紤]到OTA輸出擺幅必須滿足系統(tǒng)設計的要求,且該結構OTA輸出擺幅由電源電壓和輸入對管閾值電壓決定。本文設計在SMIC 0.18 μm工藝，供電電壓2 V，輸入對管采用高閾值電壓管，第一級OTA輸出擺幅達到600 mV。

圖5 積分器兩種工作狀態(tài)

2.2 開關電容積分器

開關電容積分器由兩相非交疊時鐘控制，并采用自動調(diào)零技術消除運放的offset和1/f噪聲。圖5為積分器工作的兩種狀態(tài)[12，13]，當工作在φ1時，如圖6，反相器切換到單位增益模式，反相器的輸入offset為VX對電容CC充電并儲存在該電容上。同時輸入電容CX被充電至電壓VDD。當工作于φ2時，如圖6，電容CC與反相器的輸入保持串聯(lián)，積分電容Cint切換到負反饋路徑上。由于負反饋，VX大致保持在輸入offset水平，所以節(jié)點VG保持在信號地。此時電容CX上的電荷將全部轉移到積分電容Cint上。為了確保積分器精確settle，φ2的時長相比于電荷轉移的時間常數(shù)必須大的多。

圖6 CDC電路結構

2.3 CDC電路設計

圖6為CDC電路結構圖，CDC采用全差分結構[14]。補償電容Coff1和Coff2交叉耦合于感應電容，使得第一級的有效輸入電容為(CX-Coff)[15,16]。參考電容Cref1和Cref2的驅(qū)動方式與CX相同，但其與積分器連接的極性取決于輸出碼流，使得積分器平均輸出為0。為了擴展輸入電容的范圍，設計感應電容CX和補償電容Coff由7個二進制比例的電容矩陣組成，其單位電容分別為64,32 fF，不同電容的選擇則由開關信號控制。

由于設計中CX最大可達到8 pF，即第一級積分器的負載較大，為了保證第一級積分器精確settle，第一級運放要有足夠的擺率，因而，第一級運放支路電流必須足夠大，本設計第一級運放共消耗12 μA電流，是電路所有模塊功耗最大的，直流增益78 dB，不同工藝參數(shù)、溫度下直流增益都能達到75 dB以上，符合設計預期。圖6中第二級和第三級積分器同樣采用電流饑餓型OTA，消耗電流分別為0.6,0.3 μA，一位的量化器由動態(tài)比較器實現(xiàn)，并由一個前置放大器和一個動態(tài)鎖存器組成，其電流消耗為0.3 μA。

3 電路仿真與驗證

采用SMIC 0.18 μm工藝，利用Spectre仿真工具進行了仿真與驗證。圖7為調(diào)制器輸出碼流頻譜，可以看出調(diào)制器實現(xiàn)了3階噪聲整形功能。在0.8 ms的轉換時間內(nèi)(200周期)，相對于補償電容Coff，±260 fF等效輸入電容下，三階調(diào)制器實現(xiàn)了13 bit精度。通過設置Coff電容矩陣，輸入電容的可測范圍可達到0～8 pF。在2 V供電電壓下，CDC電路總共消耗電流18.6 μA。為了完整描述CDC的性能，將調(diào)制器輸出碼流通過MATlAB濾波處理，并將數(shù)字輸出Dout擬合為相應的電容值Cout。

圖7 輸出碼流頻譜

圖8為不同補償電容下，CDC等效輸入電容與電容Cout的關系，圖中曲線輸入與輸出電容較為對應，輸入—輸出電容具有良好的線性度。

圖8 輸入—輸出電容曲線

4 結束語

本文基于SMIC 0.18 μm工藝設計的CDC電路，電路結構簡單，在盡量降低整體功耗的前提下 ，能夠?qū)崿F(xiàn)較大范圍電容檢測，并實現(xiàn)較好的線性度，適用于濕度檢測。