應用于AMOLED源極驅動的高精度DAC設計

孟 宇，尹勇生，宇躍峰，鄧紅輝，賈 晨

(1.合肥工業大學 微電子設計研究所，安徽 合肥 230009；2.深圳清華大學研究院，廣東 深圳 518057)

1 引 言

隨著各類電子顯示設備的日益發展，AMOLED面板相對于液晶顯示面板因其能夠自主發光、響應速度更快、寬廣的視角、器件更薄等優勢被廣泛應用于手機、手表等各類顯示設備上。由于AMOLED的像素驅動電路在驅動精度和發光效率上都有很好的優勢，對應的像素電路的驅動芯片設計已成為大規模數模混合系統設計領域的研究熱點[1]。源極驅動電路是AMOLED面板驅動芯片的重要組成部分，其功能是將攜帶有圖像信息的RGB數據轉換成可以快速、精確建立在面板電容像素負載上的灰階電壓[2]。

由于顯示設備亮度與輸入電壓的非線性關系以及人眼對于亮度變化的非線性感官，GAMMA曲線校正是源極驅動電路的必要功能。目前，業界GAMMA校正實現方式的研究主要集中在輸入圖像數據的轉換和產生灰階電壓的DAC結構這兩方面。采用非線性DAC結構實現GAMMA曲線的校正不需要對圖像顯示數據進行轉換，但實現非線性DAC則需要大量不同阻值的電阻，這不僅占用大量的芯片面積，同時，采用不同阻值的電阻其匹配性能也相對較差。不僅如此，非線性DAC體系結構采用對電壓分段的方式來擬合GAMMA曲線，實現的灰階電壓精度受限于圖像顯示數據的位寬，其精度較低。采用非線性數據結合線性DAC結構實現的GAMMA曲線校正方法因其匹配性好、精度高、面積小、成本低、靈活性強的特點成為更受歡迎的方案[3-5]。而屏幕所需的灰階-電壓曲線一般為不規則的非線性曲線，線性DAC的輸出曲線與灰階-電壓曲線形狀通常有較大差距，圖像數據在選擇線性DAC上的電壓時就會產生較大的誤差，對線性DAC進行輸出曲線形狀進行調節可以有效的減小這種誤差，提高灰階電壓的精度。

本文基于非線性數據結合線性DAC結構實現GAMMA校正的方法，對傳統的線性10 bit DAC結構進行改進，通過在第一級6 bit DAC結構前增加一個斜率調節單元，對DAC輸出曲線斜率進行調節，實現具有3段不同斜率線段的DAC曲線來擬合顯示屏所需的灰階-電壓曲線，經圖像數據選擇后，相對于傳統的線性DAC結構可以實現更高的灰階電壓精度。

2 本文高精度DAC設計

2.1 DAC整體結構

源極驅動的功能簡單來說就是實現圖像數據到灰階電壓的轉換，可以理解為一個數模轉換器。最初始的實現方法是采用非線性的DAC結構，但因其灰階電壓精度受圖像數據位寬限制以及其它的一些缺點，這種實現方式逐漸被線性DAC結構替代。

實現線性DAC的方法有多種，常用的是選擇電阻串分壓實現。若僅采用一級的電阻串結構來實現10 bit的線性DAC，則需要1 024個電阻，這會占用大量的芯片面積。因此，通常10 bit的線性DAC都采用兩級插值的結構來實現，文獻[4]中采用的兩級DAC結構，每級都采用5 bit的電阻串來實現分壓功能，不僅節省了芯片面積，且灰階電壓精度可以達到10 bit[4]；文獻[6]中采用高6 bit的GAMMA校正電阻串DAC結合低2 bit的多項式插值子DAC共同實現8 bit線性DAC，灰階電壓精度為8 bit[6]；文獻[7-8]中都使用了一種尾電流源可編程單位增益運放起到第二級線性DAC的作用，結合第一級7 bit電阻串共同實現10 bit線性DAC，進一步節省了芯片面積[7-9]。圖1為文獻[8]中采用的線性DAC結構，也是傳統的10 bit線性DAC體系結構。這種方式實現的灰階電壓精度達到了10 bit，且芯片面積代價較小。但實現的線性DAC輸出曲線相較面板所需的灰階電壓曲線偏差較大，本文通過減小這種偏差來進一步提高灰階電壓的精度。

圖1 傳統的10-bit DAC結構Fig.1 Structure of conventional 10-bit DAC

圖2 提出的斜率可編程DAC結構Fig.2 Structure of proposed slope programmable DAC

本文提出的斜率可編程DAC結構如圖2所示。綜合芯片面積，匹配性能及設計復雜度考慮，本文設計采用6 bit GAMMA校正電阻串DAC結合4 bit插值運放實現10 bit DAC結構。10 bit DAC由兩級線性 DAC構成，第一級通過64個阻值相等的電阻分壓結合一個65選2多路選擇器構成6 bit DAC結構，由高6 bit的圖像數據Data<9∶4>選出第一級DAC的輸出電壓VH和VL；第二級DAC則采用尾電流源4 bit可編程的插值輸出緩沖器來實現。斜率調節單元由一串包含64個等值電阻的斜率調節電阻串Rstring1及與兩個斜率調節點對應的多路選擇器構成，VGMP和VGSP分別為最高和最低基準電壓，由基準模塊提供，Data<9∶0>為8 bit的圖像顯示數據經非線性轉換后得到的10 bit圖像數據，用來對10 bit的DAC進行選擇得到最終的灰階電壓。斜率調節單元產生的兩個斜率調節點插入到第一級6 bit DAC的電阻之間來調節DAC的斜率，最終得到具有3段不同斜率線段的DAC輸出曲線。DAC輸出曲線的斜率可根據顯示屏所需的灰階-電壓曲線進行靈活調節，使DAC輸出曲線擬合顯示屏的灰階-電壓曲線達到更高的灰階電壓精度。

2.2 第一級斜率可編程DAC設計

圖2中的斜率調節單元和第一級DAC共同構成了第一級斜率可編程DAC結構。灰階電阻串Rstring2和65選2多路選擇器為第一級的6 bit DAC，Rstring1為斜率調節電阻串，寄存器GMVR<4∶0>和GMR<4∶0>共同控制第一個斜率調節點的產生，寄存器GSVR<4∶0>和GSR<4∶0>共同控制第二個斜率調節點的產生，通過兩對寄存器的調節可以實現DAC斜率的靈活調節。

進行DAC斜率調節時，首先要將顯示屏所需的灰階-電壓曲線分為3段斜率不同的線段來確定曲線的基本趨勢，兩個分界點依據顯示屏的灰階-電壓曲線來確定。如圖3所示，為保證三段式的灰階-電壓曲線最接近目標灰階-電壓曲線，選取A和B兩點作為分界點，對應的灰階數和灰階電壓分別為a、Va和b、Vb。這樣，我們可以得到一條與實際所需的灰階-電壓曲線形狀最接近的三段式灰階-電壓曲線。

圖3 斜率調節點的確定Fig.3 Determination of the slope adjustment point

確定了三段式灰階-電壓曲線后，斜率調節的目標就是實現最接近三段式灰階-電壓曲線形狀的DAC輸出曲線，三段式DAC輸出曲線是在線性DAC的基礎上通過產生兩個斜率調節點來實現的。本文通過斜率調節單元產生的兩個斜率調節點來調節DAC的斜率。

由于斜率調節電阻串DAC僅為6 bit，步長較大，不一定存在與Va和Vb完全一樣的電壓值，所以在斜率調節電阻串Rstring1上選取與Va和Vb最為接近的兩個電壓Va’和Vb’。本文通過斜率調節寄存器GMVR<4∶0>及GSVR<4∶0>的值來選取兩個斜率調節點的電壓值，同時，通過控制寄存器GMR<4∶0>及GSR<4∶0>的值來控制斜率調節插入點的位置。如圖4所示，斜率調節點A’的電壓值Va’由寄存器GMVR<4∶0>控制，插入到灰階電阻串Rstring2的位置由寄存器GMR<4:0>控制；斜率調節點B’的電壓值Vb’由寄存器GSVR<4∶0>控制，插入到灰階電阻串Rstring2的位置由寄存器GSR<4∶0>控制。通過控制寄存器GMR<4∶0>和GSR<4:0>值的設定可以調節a’和b’的位置，從而保證實現的DAC曲線形狀最為接近三段式的灰階-電壓曲線。

圖4 DAC斜率調節示意圖Fig.4 Diagram of DAC slope adjustment

相對于傳統的線性DAC實現GAMMA校正的方法，本文實現的DAC輸出曲線可以通過斜率調節點寄存器的靈活控制使其更接近于顯示設備的灰階-電壓曲線，轉換后的圖像數據對DAC輸出電壓進行選擇后可以達到更高的灰階電壓精度。

2.3 第二級電流源插值緩沖器設計

本文在設計DAC時，使用了尾電流源可編程插值運算放大器來實現第二級線性DAC的功能，插值運放作為輸出緩沖器驅動后級像素電路的同時也節省了第二級DAC的面積。圖5是本文提出的基于尾電流源可編程的帶有4 bit DAC功能的插值緩沖器簡化原理圖。

圖5 帶有4 bit DAC功能的輸出緩沖器Fig.5 Output buffer with 4 bit sub-DAC

本設計是采用4 bit圖像數據控制兩對差分對尾電流源的比例來實現第二級線性DAC的功能。第一級DAC結構中65選2多路選擇器的輸出電壓(VH和VL)分別連接到運放的兩個差分對輸入管M1和M4的柵端，同時輸出Vout接回到M2和M3的柵端形成負反饋閉環回路構成單位增益緩沖器。兩對差分輸入對管都被偏置在亞閾值區，差分對等效跨導與輸出Vout的關系可以表示為：

(1)

(2)

對于處于亞閾值區的MOS管，其跨導gm和漏源電流ID的關系為可以表示為：

(3)

式中，ζ>1，是一個非理想因子，VT=kT/q。

低4 bit的圖像數據Data<3∶0>(記為D3，D2，D1，D0)可以控制兩個差分對的尾電流之比，4 bit的圖像數據分別控制8I，4I，2I，1I比例的電流，且設計兩個差分對尾電流IBH與IBL之和固定為16I，設IBH=KI，則IBL=(16-K)I，因此，輸出電壓可以表示為：

(4)

這里，K的取值范圍為1，2，3…16，分別對應4 bit圖像數據從1111到0000變化。這樣，第二級DAC可以根據圖像數據的變化，在第一級DAC的輸出電壓VH和VL之間進行插值，本文設計的第二級4 bit DAC可以根據低4bit的圖像數據從0000到1111變化選取出16個不同的電壓值。

本設計運放的尾電流源采用電流鏡結構實現，通過尾電流源晶體管尺寸的比例關系精確復制基準電流，確保由4 bit圖像數據D3，D2，D1，D0分別控制的8I，4I，2I，1I電流的精準比例關系，進而保證輸出緩沖器插值的精確度。

圖6 提出的插值運算放大器結構Fig.6 Structure of proposed interpolation OPA

圖6是本文提出的插值運算放大器。運放采用軌到軌輸入級結構，保證滿足大范圍的輸入電壓變化；帶有懸浮電流源的class_AB輸出級結構，保證較大的輸出擺幅的同時又具有較小的靜態偏置電流；同時，運用共源共柵Miller補償結構[10]，只需要很小的Miller補償電容和靜態電流，就可以高速、穩定的驅動大電容負載。

3 仿真結果

本文基于UMC80nmCMOS工藝對設計的DAC進行了仿真驗證。首先對設計的第二級DAC即插值輸出緩沖器進行誤差分析，將低4 bit的圖像數據應用到第二級DAC中，對第一級DAC的輸出電壓進行插值輸出。以VH為4 V、VL為3.9 V為例，4 bit圖像數據從1111到0000依次跳變，得到插值緩沖器的輸出結果如圖7所示。

圖7 輸出緩沖器插值結果Fig.7 Interpolation results of outbuffer

對插值結果進行采點取值并與由式(4)所得的理論值進行比較，可以得到第二級DAC插值結果的誤差，經比較得到16個輸出結果最大的誤差僅為0.9 mV，使用插值緩沖器作為第二級DAC可以滿足高精度10 bit DAC的要求。

將10bit的圖像數據應用到驅動電路中，對設計的DAC輸出曲線進行線性度分析，結果如圖8所示，得到DAC輸出結果最大的INL和DNL分別為0.47 LSB和0.24 LSB，仿真結果表明提出的DAC結構具有良好的精度及線性度，滿足AMOLED驅動芯片高精度的應用需求。

圖8 提出的10 bit DAC的INL(a)和DNL(b)Fig.8 INL(a) and DNL(b) for the proposed 10 bit DAC

圖9表示的是當圖像數據從0000000000突變到1111111111時10 bit DAC的瞬態仿真結果，應用的等效面板負載為10 kΩ電阻及30 pF電容，仿真結果表明驅動電路電壓建立精度達到0.1%的建立時間為3.38 μs，滿足分辨率為1 080×2 160驅動芯片的應用需求。

圖9 瞬態仿真結果Fig.9 Simulation results of transient

4 結 論

本文針對高分辨率AMOLED驅動芯片的高精度需求，提出了一種應用于AMOLED源極驅動的高精度DAC結構，通過對AMOLED顯示屏GAMMA校正方案的深入研究，為進一步提高灰階電壓精度，對線性DAC結構進行了改進。在采用6 bit線性DAC及4 bit插值緩沖器的基礎上，增加一個DAC斜率調節單元，可實現DAC斜率的可編程控制，從而實現一條具有3段不同斜率的DAC輸出曲線來擬合顯示屏的灰階-電壓曲線，并設計尾電流可編程控制的輸出緩沖器作為第二級DAC，進而達到更高的灰階電壓精度。仿真驗證表明：本文提出的DAC的最大INL和DNL分別為0.47 LSB和0.24 LSB，具有良好的線性度，同時圖像數據從最低到最高灰階跳變時，驅動電路對應的灰階電壓建立時間為3.38 μs。驅動電路可以快速、精確地完成圖像灰階電壓的建立，滿足1 080×2 160分辨率AMOLED驅動芯片的應用需求。