多芯片組件電路封裝的頻域分析和仿真*

暢藝峰，鄒旭軍，董 戴，李智榮，雷群龍

（深圳市中航比特通訊技術有限公司 專用通訊承載網絡重點實驗室，廣東 深圳 518000）

0 引 言

多芯片組件布局布線算法一直是業界研究的主題之一[1-3]，也取得了一定進展。本文通過對具體電路進行MCM設計和預仿真，制定布局布線策略，然后對該電路進行MCM封裝。最后，仿真結果與設計結果吻合，達到了預期。

1 傳輸線的頻域分析

以一小段傳輸線為例，用集中參數模型來描述，如圖1所示。

圖1 短傳輸線的集總參數模型

根據克希霍夫定律，得：

由式（1）和式（2）可得到傳輸線上每點的電壓和電流。

通過傅立葉變換：

式（1）、式（2）可變為式（4）、式（5）：

式中V、I是υ、i的傅立葉變換形式，消去式（4）、（5）中的I，可得到二階微分方程：

它的解為：

式中：

A、B、γ是ω的函數。

時域電壓可由式（9）的傅立葉逆變換得到，如式（10）所示：

特性阻抗通過求解式（4）的I得到，將式（7）的電壓代入可得到：

所以，損耗傳輸線特性阻抗為：

則式（7）、式（10）的電壓和電流表達式分別變為：

式（13）和式（14）正是解決電路問題包括傳輸線問題的出發點。

2 電路的設計及MCM封裝

本文采用的具體電路，如圖2所示。

圖2 本文采用的大電容數顯式測量方案

經推導得：

若取UR1=VC/5，UR2=VC/3，代入式（17）得：

由此可見，Tx不僅與三極管得飽和壓降VCES無關，而且與電源電壓VCC無關，這樣就不會因VCES和VCC變動引起誤差。

計數器與觸發器所需要的清零信號是反相的。根據設計要求，清零信號的脈沖寬度應比清零端的延遲時間大，以保證有效的清零；時鐘脈沖的寬度應比時鐘脈沖周期小，以免引起誤差。由于對脈沖寬度的穩定性要求不高，因此以反相器為主構成清零信號單穩電路，這個電路的時間常數RC應比輸入電壓的周期時間小。當輸入一個方波脈沖時，兩個輸出端一個為高電平即為邏輯“1”，一個為低電平即為邏輯“0”。VR有時為負值，在每次方波的上升沿或者下降沿作用時，清零作用發生，可實現電路功能。由于該電路超過CMOS反相器的電源電壓范圍，因此需增加限流保護電阻R′，方可滿足設計要求。

3 MCM封裝的頻域仿真

圖3為MCM封裝后的電路仿真結果。

圖3 電磁干擾仿真結果

為更直觀地觀察EMI強度的變化，圖3為上述仿真結果對應的頻譜圖，其中點線表示允許的極限。可以看出，圖4波形的EMI強度（實線）均在限制（點線）以下。

圖4 電磁干擾強度

圖5為對應的眼圖，也與上述分析結果保持一致。由上述頻域和時域仿真結果可以看出，本文的MCM電路封裝設計滿足實際要求。目前，最后的工藝版圖已完成設計開發，相關產品也已有流片。

圖5 電磁干擾眼圖

4 結 語

本文利用MCM技術進行設計、仿真和高密度封裝，時域和頻域仿真結果表明，所設計的電容顯示電路滿足實際設計要求，對MCM技術的應用具有一定的借鑒意義。