印刷電路板的抗干擾設計

郭訓深 陳萌湖

[摘 要] 在近十幾年發(fā)展進程中，我國印刷電路板制造行業(yè)發(fā)展迅速，不斷朝著高密度、高精度、高可靠性發(fā)展。以印刷電路板為研究要點，分析了印刷電路板抗干擾設計原則。以STC12C5620控制器為例，論述了印刷電路板抗干擾設計方法，以期為印刷電路板應用精度、可靠性提升提供一定參考。

[關鍵詞] 印刷電路板;抗干擾;地線

印刷電路板又可稱之為PCB線路板，其主要包括雙面板、四面板、單面板等多種類型，可以為電子元器件電氣連接提供充足的空間。通過PCB線路板的合理設計，可以降低布線、裝配差錯，提高自動化水平。但是在印刷電路板設計過程中存在多種干擾因素，因此，對印刷電路板進行適當抗干擾設計具有非常重要的意義。

一、印刷電路板的抗干擾設計原則

首先，在電源線布置時，應控制地線、電源線延展方向與資料傳遞方向一致。同時依據(jù)電流大小，對導線布線寬度進行適當延展。

其次，在地線布置時，應從數(shù)字地、模擬地兩個方面適當加粗接地線，以保證其可以通過三倍于印制板上標準電流（2.50mm）。同時為降低地線電位差，可促使接地線形成死循環(huán)回路。

再次，在器件配置時，應盡量縮短晶振、CPU（中央處理器）、時鐘發(fā)生器間距離。同時增加小電流電路、大電流電路與邏輯電路間距離。并依據(jù)功率線、信號線、交流線分開走線的方式，在機箱中依據(jù)發(fā)熱量變化進行印制板的合理設置。

最后，在去耦電容配置時，可在PCB線路板電源輸入端跨接10μF，或者100μF及以上的電解電容。同時在每一集成芯片Vcc（電路供電電壓）、GND（電線接地端）間，進行一個0.01μF，或者0.10μF的陶瓷電容或鉭電容的配置。對于抗噪能力較差的器件，可以進行去耦電容的間接配置。除此之外，應避免選擇過長去耦電容引線，或者帶有引線的高頻旁路電容。

二、印刷電路板的抗干擾設計方法

1.布局及功能區(qū)分

依據(jù)國家標準GB9316-88的相關規(guī)定，可選擇長寬比為3/2（120mm/90.0mm）的矩形，并預先留設支架位、固定邏輯孔位、定位孔。隨后在Altium Designer（一體化電子產(chǎn)品開發(fā)系統(tǒng)）內，運用PCB板向導Newfrom template中“PCB Board Wizard”命令，自動創(chuàng)設新的PCB線路板。在PCB線路板形狀確定后，可將原理圖元件導入PCB內。依據(jù)從上到下的信號流向進行元件布局。為避免印刷電路板上模擬電路間相互干擾，可以將數(shù)字電路、模擬電路地線、供電系統(tǒng)完全分開，以降低共阻抗耦合。

2.電磁兼容及抗干擾器件選擇

一方面，考慮到電磁兼容對發(fā)熱元件、熱敏元件的干擾，可以將層面貼裝元件設置在一面，并依據(jù)元件外形、其他相關性能，確定元件最小限制距離。該STC12C5620控制器各元件間最小距離在0.25mm±0.05mm左右。

另一方面，根據(jù)STC12C5620控制器噪聲的不同特點，需要合理選用抗干擾器件。即在應用壓敏電阻、二極管等浪涌電壓吸收裝置的基礎上，增設隔離變壓器、線路濾波器，達到電源噪聲隔離及干擾信號濾除的目的。或者利用電容器、電感器及電阻器組合裝置，對干擾電流進行隔離、旁路、濾除、去耦處理。同時針對輻射噪聲，需要結合STC12C5620控制器噪聲容限指標，選用TTL（邏輯門電路）或者VDD（芯片工作電壓）≥15.0V的CMOS（互補金屬氧化物半導體）。

3.抗干擾印刷電路板線路布設

首先，依據(jù)布線規(guī)則，可執(zhí)行“Auto Route|Net”命令。依據(jù)地線→電源線→信號線的順序進行布線，并設定導線、過孔、焊盤間最小安全間距為0.253（10mil），且地線寬度大于電源線寬度，電源線寬度大于信號線寬度。同時為降低時鐘電路、振蕩電路傳輸線干擾，可以在走線時。利用45°折線，最大限度地延長時鐘元件引腳距離印制板電路IO（輸入輸出）電纜距離。

其次，在滿足布線要求的基礎上，可以邏輯器件多余輸入端為入手點。將“|”“非門多余輸入端接”模塊經(jīng)電阻接Vcc（電路供電電壓），同時促使觸發(fā)器多余輸入端接地。在這個基礎上，采用彎曲走線的形式，在相鄰布線面高頻信號導線間增設一條地線。

最后，基于STC12C5620控制器特性，為了獲得更加理想的屏蔽效果，可以中間層作為地線（或電源線），在板內密封電源線。并對PCB線路板兩面進行絕緣處理，以促使流經(jīng)PCB線路板上下面開關電流獨立運行。

綜上所述，未來PCB線路板生產(chǎn)制造技術發(fā)展趨勢在性能方面朝著高精度、細導線、小間距、多層化、高密度發(fā)展。因此，在印刷電路板抗干擾設計過程中，相關人員可以從電源線布置、地線布置、器件配置、去耦電容配置等方面入手。依據(jù)科學、恰當?shù)脑瓌t進行合理設計，保證PCB線路板抗干擾性能有效提升。

參考文獻：

[1]凌林玉.印制電路板的抗干擾性設計[J].電子測試，2017（9）：93-94.

[2]邵曉燕.印制電路板（PCB）設計中的干擾因素解析[J].科技與企業(yè)，2016（5）：219.

[作者單位]

贛州農(nóng)業(yè)學校

（編輯：溫雪蓮）