基于多處理器的磁懸浮軸承控驅一體系統架構

程 鑫 ，梁 典，湯升慶，張 林，盧美千

（1.武漢理工大學 機電工程學院，武漢 430070；2.湖北省磁懸浮工程技術研究中心，武漢 430070；3.湖北工程學院新技術學院，孝感 432100）

0 引言

磁懸浮執行器利用電磁力支承轉子，具備無機械摩擦、無需潤滑、支承特性可控、精度高等特出優點[1,2]，存在平面運動和旋轉運動兩種形式。前者的主要形式是磁懸浮平面執行器[1,3～6]，主要應用于多自由度超精密工作臺[7～9]；另一類更為廣泛的應用是針對旋轉支承的磁懸浮軸承，在航空發動機、核能渦輪發電設備、儲能飛輪[10]等上作為關鍵裝備。

針對典型的5自由度磁懸浮軸承系統，其多個自由度的支承力可按照需求在特定范圍內調節，轉子位置也可隨力變化在設定范圍內變動[11]，存在多達10個電流閉環與5個位置閉環。一方面，磁懸浮的支承特性受到其支承機械結構與控制參數的共同影響，存在強烈的機電耦合動力學問題；另一方面，各個自由度之間控制本身也具備強烈耦合；但高速轉子的響應特性要求控制系統具備較強的實時性。綜上，磁懸浮支承控制是一個數學模型復雜的具有強烈機電耦合的系統，同時，其高速、高精度的運動特性對控制系統性能提出了較高要求。

多自由度的控制系統則需要多個執行器，從而帶來多通道的設計要求，嵌入式DSP是一種有效的系統架構構成[12]。在磁懸浮軸承系統中，雖然各個自由度之間存在機械耦合，但采用五自由度分散控制在某些特定應用中也被證明有效。2005年，武漢理工大學基于TMS320F2407系列DSP研制了磁力軸承用數字控制系統，實現對磁軸承轉子的五自由度位置控制[13]；2006年，劉曉軍，劉小英等采用TMS320VC33芯片，在闡述五自由度多輸入多輸出磁懸浮軸承控制系統中，提到了高速高精度A/D是合理采樣的保證[14]；同年，戴大海采用32位定點DSP-TMS320F2812，并通過CPLD邏輯控制實現5路D/A集中輸出或5路分散輸出[15]；西南交通大學的蔣啟龍則采用三DSP分別作為軸向控制器、徑向控制器以及數據采集控制器[16]；2008年，王珺采用TMS320C6713作為控制器，ADS7864芯片作為前端的模數轉換芯片，DAC7616作為控制器與功放連接的數模轉換芯片，實現了轉子懸浮[17]；2013年，張賡設計了一款基于DSP28335的數字功放，依然采用外擴DAC芯片實現數據傳輸[18]。

綜上，現階段的常規磁懸浮軸承控制系統架構，是基于控制器和功率驅動器分別實現位置環和電流環控制；位置環的控制輸出經過DA-AD方式進行信息傳輸，其本質是一種模擬量的信號傳輸方式，極易受到干擾，且數字-模擬-數字的轉換器件增加了控制系統的成本。本文提出了一種基于多處理器的磁懸浮軸承控驅一體系統架構，通過設計一種集成多個嵌入式處理器的控制系統硬件，采用雙端口SRAM替換DA-AD的方案用于位置環和電流環之間的通訊，使得電流環和位置環的控制在同一個控制系統中實現，提高系統的效率和實時性，實驗證明了本文所討論系統的有效性。

1 硬件架構設計

1.1 多處理器的控驅一體架構

磁懸浮軸承系統是由位置環和電流環組成的一個雙閉環控制系統，位置環控制的主要功能是采用控制算法實現轉子于給定位置的穩定懸浮，而電流環控制的主要功能是以位置環控制器計算得出的控制量為給定量進行電流跟蹤；而控驅一體的思路實現是兩個閉環控制在同一個控制器系統中實現。考慮到5自由度轉子的位置控制需求以及10個驅動器的電流環控制需求[19,20]，難以找到單一控制器滿足計算性能的要求，擬采用多處理器并行架構。多處理器并行架構的核心思路在于數據交互、計算任務的分配[7,8,21]。

圖1示意了多處理器的磁力軸承控制系統，包括位置控制器、DPRAM、電流環DSP、STM32、功率主電路、負載線圈、傳感器、轉子等部分，磁懸浮軸承功放是磁懸浮軸承的執行單元，其本質是一個閉環跟蹤系統。采用了雙端口SRAM替換DA-AD的方案用于位置環和電流環之間的通訊，本系統選用了專用雙端口RAM芯片IDT71V30。

圖1 多處理器的磁懸浮軸承控驅一體系統架構

IDT71V30是一種高速1k×8bit雙端口靜態RAM，具有兩套完全獨立的控制、地址、I/O端口、BUSY和中斷標志，允許雙CPU獨立、異步地對任一存儲單元進行讀寫操作，工作電壓為3.3V。如圖2所示，DSP通過外部存儲器接口XINTF與雙口RAM進行連接。

圖2 數據通訊接口電路示意圖

為了避免位置環DSP與電流環DSP對同一地址單元進行訪問時由于地址數據爭用而造成的數據讀寫錯誤，這里采用軟件標志的方案解決通訊問題。位置環DSP對雙端口RAM進行寫操作時，先讀DPRAM的第一個字節，如果數據為零，則認為電流環DSP在進行讀操作，進行必要的延時直至DPRAM的第一個字節內數據非零再對RAM進行寫操作，寫完十個數據將DPRAM的第一個字節各位置零；電流環DSP進行必要的延時之后等待DPRAM的第一個字節數據為零，成立之后對RAM進行讀操作，讀完十組數據再將RAM的第一個字節各位置一。

1.2 多通道的數字功放

5自由度控制系統涉及10個電磁線圈，因此需要10個功率橋為各電磁線圈構成獨立的功率回路，20路PWM驅動信號，本設計采用RAM通訊，節省了10路A/D采集通道，只需要10路A/D采樣通道來采樣10個獨立功率回路的實際電流信號即可，同時采用CD74H365緩沖器擴展PWM，因此可以省去FPGA的設計，減少了成本。如圖3為設計的多通道的數字功放。

圖3 多通道的數字功率放大器

1.3 交互功能

包括磁懸浮軸承起浮按鈕、dSPACE和位置環DSP切換按鈕、變頻旋鈕、繼電器控制母線電壓通斷等功能。磁懸浮軸承起浮按鈕以及dSPACE和位置環DSP切換按鈕在程序中通過控制使能ADC通道進行控制；設計繼電器控制母線電壓輸入可以通過弱電去控制強電開關，起自動調節、安全保護、轉換電路等作用。繼電器選用HFV7-P 012-HST，因STM32上電時I/O自動置高，則通過三個三極管的開關特性設計了一個非門邏輯保護電路。

2 磁懸浮控制系統軟件部分設計

位置控制器可在DSP以及dSPACE實時操作系統中進行選擇，主程序設計在定義系統變量和常量以及系統初始化之后，需要對RAM進行清空并將其第一個字節各位置1，為位置控制器寫RAM做準備，位置環程序還包括外設IO和AD初始化以及PID控制流程執行等。位置環程序流程圖如圖4所示。

圖4 位置環程序流程圖

數字功放程序設計除了變量和函數的定義，系統初始化以及外設（包括IO、AD、PWM等）初始化等，還包括RAM的讀操作，PI計算并輸出指定占空比PWM，誤差校正，輸入輸出關系對應以及過流、欠壓、過壓檢測等，其主程序流程圖如圖5所示。

3 磁懸浮控制系統調試與實驗結果

本試驗采用長沙天瑞公司生產的電渦流式位移傳感器（型號：CWY-DO-810500-50-02-01-02）。其具體性能指標有：其線性量程為1mm；輸出信號為0～5V；測量分辨率為0.5μ m；靈敏度為5V/mm。被控對象選擇機床主軸，磁極數為10極，偏執電流為1.5A，其轉子與定子之間的氣隙為0.3mm，在傳感器的測量精度之內。

圖5 功率放大器主程序流程圖

采用本磁懸浮軸承控驅一體系統架構對磁懸浮主軸進行靜態懸浮調試試驗。位置環控制采取分段PID算法進行精確地調節使主軸轉子能夠穩定的懸浮在設定位置，并且在實施懸浮控制的時候轉子能夠實現快速的懸浮。同時，通過上位機對5個自由度方向的懸浮前至穩定懸浮后這段時間的位置信號進行采集，并通過MATLAB軟件進行繪圖，圖6為5自由度方向位置信號效果圖，XF、YF分別是轉子前徑向x和y方向距平衡位置的位移，XB、YB分別是轉子后徑向x和y方向距平衡位置的位移，Ax為軸向距平衡位置位移。從圖中可以看出，開始懸浮到穩定懸浮只需要約0.25s。

圖6 五自由度方向位置信號效果圖

為進一步驗證控制穩定懸浮后的懸浮效果，以前徑向為例，在穩定懸浮狀態下給轉子的前徑向x方向加入瞬間脈沖干擾，此脈沖在程序里面添加，效果圖如圖7所示。

圖7 脈沖干擾位置信號效果圖

圖中可以看出前徑向x方向加入脈沖干擾后可以很快的回復懸浮，其他自由度方向基本不受影響。由此可以看出本文設計的基于多處理器的磁懸浮軸承控驅一體系統架構具有優良的性能并且具備理想的抗干擾能力。

4 結論

本文提出了一種基于多處理器的磁懸浮軸承控驅一體系統架構設計，設計了一個集成了多處理器的控制器板實現位置環和電流環以及交互功能；采用數字信號的傳輸有效提高了系統的可靠性，即雙端口SRAM替換DA-AD的方案用于位置環和電流環之間的通訊，設計了雙DSP間的軟件控制流程。實驗證明本文所討論方法的有效性，且開始懸浮到穩定懸浮只需要約0.25s，并具備理想的抗干擾能力。