高精度磁場式時柵傳感器激勵信號對測量誤差的影響分析及系統設計*

陳自然,趙 建,田 偉,趙有祥

(重慶理工大學,機械檢測技術與裝備教育部工程研究中心,時柵傳感及先進檢測技術重慶市重點實驗室,重慶 400054)

隨著智能制造時代的到來,精密位移測量精度成為影響整個加工制造領域發展的一項重要因素。時柵傳感器作為一種新型柵式傳感器,它以時空轉換思想為理論指導,以時間作為測量基準實現空間位移量測量,相比于以精密機械刻線為測量基準的傳統柵式傳感器(光柵、容柵等)可以實現更高精度的位移測量。

磁場式時柵[1-2]以電磁場理論為基礎,利用兩路正交交變信號產生的行波磁場構建勻速坐標系,通過解算動測頭感應磁場變化產生的電信號實現位移測量。經過課題組前期實驗發現,時柵激勵信號源會通過影響行波質量使測量結果產生低次諧波誤差進而對位移測量精度產生影響。因此,探索如何實現高精度、高穩定性的激勵信號源已成為時柵傳感研究的一項重要內容。

對于正余弦型激勵源的設計,現有的主流技術有模擬脈沖調制技術、可編程邏輯設備、虛擬技術等。文獻[3]提出將模擬脈沖調制技術用于系統驅動設計,并對其性能進行了評估,該方法雖在一定條件下可以滿足系統驅動要求,但對于模擬電路依賴程度較高,容易引起振蕩對系統造成損害,同時需要利用繁雜的電路元件對信號進行解調。文獻[4]利用可編程邏輯設備如AD5766,雖然有利于通過控制芯片實現數字控制,但其頻率可調范圍較小。文獻[5]采用虛擬儀器作為激勵信號產生方法,雖然其在智能化程度和處理能力方面有著明顯的優勢,但其對硬件控制設備以及采集卡要求極高,同時可移植性不高,靈活性差,不利于時柵傳感器實現批量化生產。針對上述情況,本文設計了一種基于FPGA的高精度時柵激勵產生方法,采用DDS技術產生數字信號序列,經DA芯片輸出兩路雙極性正交信號,通過功放電路提高激勵源的負載能力,并采用自補償技術保證激勵信號幅值和相位的一致性。

1 磁場式時柵傳感器測量原理

磁場式時柵傳感器測量原理如圖1,實物結構如圖2,其結構由旋轉電機演變而來,主要分為定子基體和動子測頭兩部分,基體凸極上裝有空間正交的正余弦激勵線圈,動子測頭上裝有感應線圈,當在空間正交的定子激勵線圈中分別通以時間正交的正弦激勵信號Us=Umsin[(2πt)/T]和余弦激勵信號Uc=Umcos[(2πt)/T],氣隙中就會產生一個行波磁場,通過動子測頭上的感應線圈對旋轉磁場進行拾取并輸出感應信號Eo:

Eo=UmKmsin[(2πt)/T+(2πθ)/W]

(1)

式中,Um為激勵信號幅值;Km為磁場耦合系數;T為激勵信號周期;t為時間變量;W為傳感器空間極距;θ為轉動的角位移量。將激勵信號與感應信號進行鑒相[6-9]處理,并利用高頻時鐘脈沖對相位差進行插補計數,最終得到感應信號與激勵參考信號之間的時間差Δt,進而由該時間差可得到定轉子相對轉過的角度θ,如下:

θ=W(N+Δt/T)

(2)

式中,N為動子測頭相對于定子測頭走過的完整極距數。

圖1 磁場式時柵原理圖

圖2 磁場式時柵結構圖

2 激勵信號對測量精度的影響

由磁場式時柵傳感器的測量原理可知,行波磁場是整個測量系統的基礎,而激勵信號的精度直接決定著行波磁場的穩定性[10-11],是時柵位移傳感器測量精度的重要保障之一。由式(2)可知,動測頭相對于定測頭轉過的角位移量與時間差(相位差)呈線性關系,而該時間差是以激勵信號為參考得到的,故激勵信號參數是否一致將對測量結果有著極大的影響。

2.1 兩相激勵相位不正交對測量精度的影響

相比于傳統時柵,磁場式時柵最大的特點是以行波磁場代替機械運動作為測量所需勻速運動坐標系,而產生行波磁場需要接入兩相正交(相位相差90°)交流電,但在實際電路中,由于電氣環境以及模擬器件制造誤差等因素的影響,往往導致兩相交流電不正交。例如若正弦激勵信號US引入相位誤差Δφ即US=Umsin[(2πt)/T+Δφ],則輸出的感應信號就為:

(3)

對比式(1)和式(3)可以發現,由于相位誤差引起的測量誤差為:

(4)

由于Δφ為極小量,所以上式可化簡為:

(5)

由于θ變化速率遠小于t,所以該誤差項最終會以拍頻駐波的形式疊加在行波信號上,影響位移測量結果線性度,并最終導致傳感器精度降低。

2.2 兩相激勵幅值不對等對測量精度的影響

由于電路中電氣干擾以及元器件溫漂的影響,會導致兩相激勵信號幅值不一致性。若正弦激勵信號Us相對于余弦激勵信號Uc引入幅值誤差ΔU,此時兩激勵信號可分別表示為:

(6)

(7)

此時測頭輸出的感應信號為:

(8)

則由幅值不等引起的測量誤差為:

(9)

同樣地,該誤差項將隨時間t和轉角θ的變化而改變,最終使測量結果中包含有角位移諧波誤差。

3 激勵信號源電路設計

經上述理論仿真分析可知,測量結果中的部分誤差是由于兩路激勵信號輸出有差異引起的,故為保證傳感器測量精度,提出了一種新型高精度磁場式時柵信號激勵源設計方法,采用DDS技術[12-14]結合閉環反饋控制技術對兩路激勵信號幅值和頻率進行精確控制,并設計功率放大電路來提高激勵模塊帶負載的能力。總體的激勵信號源原理框圖如圖3 所示,將DDS和反饋調節模塊整合于同一FPGA中,保證其時間和電壓基準一致,同時在信號調理電路中增設極性轉換電路滿足磁場式時柵傳感器的雙極性輸入[15-16]要求。

圖3 激勵信號源原理圖

3.1 控制電路

控制電路采用FPGA作為核心處理芯片,將DDS正余弦數據產生模塊、數據處理模塊和采集控制模塊整合到一起,不僅縮減了電路整體結構,減少模擬器件對信號的影響,同時采用同一系統時鐘保證了閉環控制的可靠性。FPGA選用EP4CE6E22C8,其豐富的片上資源可滿足設計所需解算與控制要求,選用外部高精度晶振(50 M,±0.5×10-6)作為系統時鐘,保證激勵信號對頻率的高精度高穩定性要求。

主控芯片FPGA以系統時鐘為基準有序輸出內部ROM中的正弦數據到DAC,并產生控制信號控制DAC輸出400 Hz模擬正余弦信號,在此過程中,FPGA接受修正系數并不斷對信號相位幅值進行調節。同時FPGA對系統時鐘進行分頻、倍頻操作,以滿足時鐘插補及控制信號的要求。

3.2 信號調理電路

信號調理電路模塊主要是通過D/A轉換器將DDS輸出的離散數字數據轉換為正余弦模擬信號,然后經過極性轉換電路、低通濾波電路、功率放大電路等,使之滿足驅動時柵傳感器的要求。

3.2.1 數模轉換以及極性轉換電路

D/A轉換芯片選用4通道、12位高精度的AD5344BRU,一片D/A芯片即可滿足電路輸出要求,在保證垂直轉換精度的前提下縮減了電路體積,同時采用ADR440BRZ作為電壓基準保證電壓輸出精度以及輸出信號的穩定性。由于磁場式時柵磁導調制行波需雙極性輸入信號,而經D/A輸出的是單極性信號,故設計極性轉換電路對輸出信號的極性進行轉換,利用放大器OPA4277UA搭建比例運算電路,以ADR440BRZ提供的+2.048 V電壓基準作為參考電壓進行比例相加即可實現雙極性轉換。具體電路圖如圖4所示。

圖4 數模轉換及極性轉換電路

3.2.2 濾波及功率放大電路

由于設計所需目標激勵信號為頻率400 Hz的低頻信號,對高頻噪聲比較敏感,故設計了二階低通濾波器,截止頻率為600 Hz,預留部分有利于提高其在復雜環境工作的魯棒性。濾波電路后接一電壓跟隨器進行阻抗匹配。功率放大電路使用增益穩定、高電流輸出的運算放大器OPA551搭建,信號經該電路處理后輸出電流穩定在150 mA左右,滿足驅動時柵傳感器要求。

電路圖如圖5所示。

圖5 濾波及功率放大電路

3.2.3 信號反饋電路

由于模擬電路存在元件制造誤差以及電氣參數不一致等因素,經信號調理電路輸出的信號不一定可靠,在此引入信號反饋電路,通過將輸出信號引回控制電路進行對比處理,實時修正,實現閉環控制,使輸出信號更加可靠,精度更高。該部分電路主要完成對輸出信號的采集,并經一系列電路調理后返回給FPGA。主要由幅值衰減電路、差分轉換電路以及A/D轉換電路組成。由于原始正余弦激勵信號在經信號調理電路一系列處理后,信號幅值被放大,所以本設計為匹配ADC的輸入電壓要求,利用OPA4277搭建幅值衰減電路,從激勵信號輸出端采集兩路激勵信號并將其衰減至2.048 V。為匹配 A/D 采集芯片的差分輸入接口,這里選用AD8138搭建差分轉換電路,AD8138具有較寬的模擬帶寬(320MHz),可實現單端輸入到差分輸出的轉換,同時其特有的的內部反饋特性可實現輸出增益與相位匹配平衡。ADC選用24位高精度AD7710,雙通道同步采樣,非線性度小(±0.001 5%),可同時滿足設計對采樣速度和轉換精度的要求,同時該芯片采用Σ-Δ技術且內部含有自校準選項,可保證輸出高精度無失碼。電壓基準同樣由ADR440BRZ提供,保證整個閉環的完整性和可靠性。具體電路圖如圖6所示。

圖6 信號反饋電路

4 激勵信號源軟件設計

激勵信號源軟件功能原理框圖如圖7所示。通過VHDL語言對FPGA進行邏輯編程設計,搭建DDS模塊并對外部數據采集處理,同時實現相位幅值的修正。

圖7 軟件功能原理框圖

整個軟件設計的核心是對反饋電路采集到的數據做鑒幅、鑒相操作,并采用程序算法生成相應的修正系數,利用修正系數對幅值相位進行補償。相位檢測采用時鐘插補的方法,首先對反饋信號及DDS輸出的數字信號進行數字整型,然后利用經倍頻產生的1 000 M高頻時鐘脈沖進行插補計數,最終利用程序算法計算相位差生成相位修正系數,此修正系數可直接加到相位控制字上對相位進行修正。而幅值檢測是采用插入排序法對采集到的反饋數據進行排序,找出位于波峰波谷的數據Umax及Umin,則幅值可記為:Ua=(Umax-Umin)/2若標準幅值為Uc,則幅值誤差為:ΔU=Ua-Uc,該差值經程序算法生成幅值修正系數,但該系數無法直接加載到DDS中,需將其先轉化為增益As,利用增益控制器加載到DDS,實現控制輸出信號幅值一致。

FPGA頂層設計部分RTL視圖如圖8所示。

圖8 FPGA頂層RTL視圖

5 實驗驗證

為滿足磁場式時柵傳感器對激勵信號源的要求,在閉環控制基礎上設計了頻率為400 Hz、幅值2.5 V的高精度時柵激勵信號源,現做如下實驗進行可行性分析。

5.1 激勵信號源精度實驗

為確定激勵信號輸出精度,將設計的激勵信號源嵌入時柵傳感系統作為驅動源,在接口處采用示波器對兩路激勵信號進行采集。觀察到的波形圖如圖9所示。

從圖9中輸出結果可以看出兩路激勵信號輸出平滑穩定,幅值對等,相位正交。采用NI公司的虛擬采集系統對信號源兩路輸出進行采樣并作相位幅值檢測,表1為截取的一個周期內兩路輸出采樣數據。對數據進行分析可知,兩路信號幅值絕對誤差在±7 mV以內,相對誤差小于0.4%;相位差絕對誤差在±0.04°以內,相對誤差小于0.05%。結果表明本設計滿足磁場式時柵傳感器驅動要求。

圖9 激勵信號源輸出波形圖

表1 激勵源輸出部分采樣數據

5.2 時柵傳感器仿真及誤差分析

為確定激勵信號源輸出的一致性和正交性,在MATLAB中搭建時柵傳感器模型,并將所采集到的激勵信號輸出數據注入到模型中,通過分析模型的輸出數據對所設計激勵信號源進行評測。

圖10 標準激勵驅動下模型輸出

在MATLAB中建立72對極時柵角位移傳感器理論模型,并分別將所采集到的激勵信號源輸出數據及激勵信號標準數據輸入到模型中在單位對極內(5°)做對比實驗,記錄模型在對極內5個不同位置1°、2°、3°、4°、5°的輸出曲線。圖10、圖11分別是在標準激勵和本文所設計激勵驅動下的模型同周期輸出,對比兩圖可以發現,本文所設計激勵驅動下的傳感器模型輸出行波幅值一致。

圖11 本文所設計激勵信號源驅動模型輸出的感應信號

圖12 對極內不同位置感應信號誤差圖

圖12為對極內不同位置下傳感器模型使用本文設計激勵源驅動時的輸出誤差曲線,從圖中可以看出,誤差值在±0.02 V內,相對誤差小于0.8%。同時,對所得誤差值做FFT處理,表2為不同位置下的主要諧波誤差。從表中可以看出,優化后激勵驅動下的模型輸出仍以二次誤差為主,但二次誤差值都不超過0.016 V,有效抑制由于激勵信號源幅值不一致和相位不正交帶來的諧波誤差。

表2 對極內不同位置下模型輸出頻次表

5.3 時柵傳感器精度對比實驗

為測試所設計激勵源實際工作性能,搭建如圖13 所示實驗平臺,并對測量結果做誤差分析,確定諧波成分對時柵傳感器測量精度的影響度。該系統采用72對極、精度為0.8″的磁場式時柵位移傳感器作為角位移測量元件,以德國海德漢(HEIDENHAIN)光柵尺(36 000線,±1″)作為量基準量具,并通過彈性聯軸安裝在分度轉臺主軸上實現同軸轉動。以光柵信號輸出為標準參考值,對時柵信號處理系統輸出的測量值進行誤差標定。在保證測量環境相同的條件下,分別利用本設計激勵信號源與原始未優化激勵源輸出幅值2.5 V,頻率400 Hz的兩路正交信號驅動磁場式時柵,并采集同一對極內測量數據,處理得到對極內誤差進行精度對比。

圖13 實驗平臺

圖14 傳感器對極內原始誤差曲線

圖14為時柵旋轉5°即一個對極范圍內所輸出的數據與光柵輸出數據對比后的原始誤差曲線,激勵調整前誤差約為±103.4″,激勵調整后誤差約為±20.3″。對激勵調整前后的誤差數據進行快速傅里葉變換,得到其所含誤差諧波成分,如圖15、16分別為激勵調整前后對極內誤差頻譜圖,從圖中可以看出,激勵調整前誤差成分為以2次誤差為主的低次誤差,激勵調整后2次誤差從75.431 2″降到了8.27″,測量誤差得到了有效抑制。

圖15 激勵調整前測量誤差頻譜圖

圖16 激勵調整后測量誤差頻譜圖

同時結合上文仿真分析可以得出,在未優化激勵信號源驅動下的時柵傳感器輸出結果中的二次誤差主要來源于激勵信號源參數不一致,并且其影響程度遠大于模型參數不一致帶來的低次誤差。

圖18 激勵調整后整周測量誤差

通過軟件算法對測量結果進行誤差補償后,磁場式時柵傳感器在對極內精度達到±1.3″,如圖17所示,整周測量精度達到±2″,如圖18所示。

圖17 激勵調整后對極內測量誤差

6 結論

從磁場式時柵測量模型出發,對激勵信號所引入的誤差進行了理論分析,并結合磁場式時柵要求,設計了基于FPGA的高精度激勵信號源,輸出信號波形平滑,幅值一致,正交性好,并采用閉環反饋思想消除了模擬電路元件制造誤差以及電氣參數不一致等因素的影響,有效提高了時柵傳感器的精度,為時柵進一步發展提供了保證。