基于FPGA的擴跳頻信號源的設計與實現(xiàn)

牛強軍， 孫會超， 張 強

(1.鄭州大學，鄭州 450001； 2.空軍工程大學航空機務士官學校，河南 信陽 464000)

0 引言

為滿足部隊開展基層級技術狀態(tài)檢查、中繼級巡修和基地級應急搶修時對擴跳頻電臺進行快速檢測的需求，需要一種便攜、性能可靠、使用方便和集成化的擴跳頻信號源，為電臺測試提供激勵信號，以提高部隊快速保障能力。傳統(tǒng)的戰(zhàn)術擴跳頻電臺信號源大多采用模擬電路合成，這種電路在信號合成、調制和功率控制的每個環(huán)節(jié)都會引入各種噪聲，降低信號源的性能指標。為了解決該問題，國內學者提出了一些方案：文獻[1]提出了基于FPGA思想的跳頻調制實現(xiàn)方案，系統(tǒng)結構較傳統(tǒng)結構得到簡化，性能得到增強[1]，但系統(tǒng)使用DDS+PLL結構，使得系統(tǒng)體積不利于設備小型化和規(guī)模化；文獻[2]完成了跳頻系統(tǒng)體系架構，結構化設計[2]，但同樣存在設備體積大的問題；文獻[3]在傳統(tǒng)的跳頻通信基礎上提出了變速跳頻機制，在抗干擾性能方面得到提升[3]，但跳速偏低，缺乏硬件實現(xiàn)驗證。針對以上問題，結合電臺測試的要求，提出了一種基于FPGA+AD9915的擴跳頻信號源實現(xiàn)方案。

1 系統(tǒng)方案設計及硬件介紹

1.1 系統(tǒng)方案設計

根據信號源需求，結合擴跳頻原理，構建系統(tǒng)總設計方案如圖1所示。

圖1 擴跳頻系統(tǒng)方案圖Fig.1 Diagram of the DS/FH system scheme

FPGA從主控單元接收含有數(shù)據信息的二進制信碼，芯片內部進行卷積編碼，編碼后的信息輸入到緩存器中，達到指定長度后與當前跳頻同步信息組幀完成一個完整的跳頻幀，再將這些數(shù)據進行擴頻調制、串并轉換后完成π/4-DQPSK調制，控制數(shù)模轉換芯片實現(xiàn)中頻調制；……