計算機高速數字電路設計技術初探

孫興(安徽新華學院,安徽 合肥 230088)

1 引言

高速數字電路的含義是通過電路,高速變化信號出現電熔以及電感等性狀,計算機高速數字電路涉及兩方面的技術,分別是計算機技術以及電子技術,優化了電路的所有參數,保證高速數字電路系統可以正常的運行。在進行高速數字電路設計時,最為關鍵的是合理搭配各個元件,這樣才有利于電路信號以及相關元器件的穩定運行。

2 影響計算機高速數字電路設計技術的問題

2.1 來自于信號線之間距離

高速數字電路設計技術的出現,對于計算機電子技術來講,是一個很大的進步。不過目前這種技術還不成熟,還有很多弊端。舉個例子,信號線之間的距離也對其帶來一定的影響,通常來說,印刷版電路的密度越大,信號線之間的距離就會變小,同時,還會增加電磁耦合度,如果沒有充分注意到這個問題,就會導致信號之間相互干擾,而且這種現象會越發的嚴重。

2.2 阻抗不能匹配

對于信號傳輸線來說,最主要的就是阻抗,但是目前在進行高速數字電路設計時,阻抗不能匹配的情況時有發生,這會引起反射噪聲的出現,從而影響到信號的完整性。

2.3 來自于電源平面之間電感以及電阻方面的因素

具體來講,計算機高速數字化電路設計技術就是結合具體條件,通過電子技術完成設計,在很大的范圍內得到了推廣。目前,在進行計算機高速數字電路設計時,因為電源平面之間是有電感以及電阻存在的,如果同時進行所有的電路輸出,就會在電路上形成巨大的瞬間電流,影響到電源線電壓以及極端級的電路地線,嚴重時還會造成波動。

3 深入探討計算機高速數字電路技術

3.1 通過科學的設計保證完整的計算機高速數字電路信號

我們經過上面的分析已經知道,目前,在進行計算機高速數字電路設計時,因為存在阻抗之間的不匹配,會造成電路信號的不完整,所以,要科學的設計計算機高速數字電路技術,最大程度保證完整傳輸電路信號。有關這個問題可以從兩個方面進行研究,首先,研究不同種類電路之間電路信號傳輸的干擾現象,換句話來說,就是上面所說的干擾以及反射的現象。其次,我們還要研究不同種類信號在進行傳輸時,給電路信號網帶來的影響。計算機高速數字電路處于正常運行狀態時,因為阻抗不能匹配,傳輸的電路信號并不是很完整,此外,計算機高速數字電路在運行當中,是無法控制好阻抗的,阻抗有時過大,有時過小,這會影響到電路信號的波形,最終造成計算機高速電路不能傳輸完整的信號。為了解決這個問題,我們必須要進一步研究計算機高速數字電路技術,按照一般的規律,高速數字電路設計是無法讓臨街阻抗符合電路的,這就要改進計算機高速數字電路設計技術,確保系統是過阻抗的情況,這種方式可以解決由于阻抗的不匹配,造成計算機高速數字電路不能傳輸完整信號的問題,最大程度減少由于阻抗過大或者過小所帶來的負面作用。

3.2 科學設計高速數字電路電源

計算機高速數字電路技術是離不開電源的,可以說,電源是包含在計算機高速數字電路技術之內的,我們通過上面的分析已經了解到,在進行計算機高速數字電路設計時,因為電源平面之間電感以及電阻帶來的影響,電源在運行時,會產生過電壓的現象,簡單來說,就是干擾到電源的波形,無法保證計算機高速數字電路安全穩定的運行。按照理論來講,在進行高速數字電路設計時,如果電源系統是沒有阻抗的,電路設計就會進行的非常順利,在這種情況下,信號回路就不容易消耗到阻抗,系統當中,每個點都會保持一種長期穩定的態勢。但是這只不過是一種假設的理想狀態,在現實當中,是不可能存在的,為了保證計算機高速數字電路系統的正常運行,就不能忽略電源的電感以及電阻帶來的影響,為了將這種影響控制在最低的程序,需要我們采取科學的手段。我們考察目前計算機高速數字電路系統所用的電源材料可知,對于電路系統來說,大部分都是利用銅質材料的,但是根據電源系統的具體情況,銅質材料是不符合計算機高速數字電路電源的材質要求的,這會影響到計算機高速數字電路系統的正常運行。面對這種情況,我們要從多角度對各個影響因素進行探究,比如可以在電路中應用樓電容,這種方式有利于減少電源面的電感以及電阻所帶來的影響,最終保證計算機高速數字電路系統可以長久穩定的運行。

4 結語

總的來說,隨著中國社會經濟發展越來越快,推動了電子技術的不斷進步,也催生了很多新的技術,就如文章所闡述的計算機高速數字電路設計技術,其就建立在電子技術的基礎之上,通過科學設計而實現的,并且應用于各個行業,取得了顯著的效果。文章深入分析了計算機高速數字電路設計技術,在結合筆者自身的實踐經驗,此外,還有對于計算機高速數字電路技術的初步認識,詳細的闡述了計算機高速數字電路設計技術的相關影響因素,并且提出了具有針對性的完善手段,主旨在于通過上述的分析,可以將計算機高速數字電路系統的應有作用發揮出來,繁榮電子產品市場,并且成為同行的一種借鑒。

[1]蔡葉芳,田澤,邵剛,等.一種高速數模混合倒裝芯片協同仿真技術研究[J].計算機技術與發展,2015(06).

[2]唐思超.高速數字電路互連時序模型與布線長度分析[J].單片機與嵌入式系統應用,2014(12).

[3]玉素甫,艾山.淺析高速數字電路中的信號完整性[J].電子技術與軟件工程,2014(28).