基于FPGA的數字多波束算法實現

廉丹

【摘 要】本文介紹了數字多波束算法的基本理論及某雷達信號處理系統數字波束算法的FPGA設計實現，主要完成了接收通道的幅相校準功能、波束合成功能、副瓣相消功能和干擾分析功能。

【關鍵詞】信號處理；數字多波束算法；FPGA

【中圖分類號】TN821.91 【文獻標識碼】A

【文章編號】2095-3089（2018）15-0017-02

引言

實現某雷達信號處理系統中數字波束合成，將接收通信插件送來的36路回波信號通過接收通道幅相校準和數字波束合成處理，最終輸出16路獨立的數字波束合成數據（和波束8路、差波束8路）。

一、數字多波束算法（DBF）

信號處理系統應用數字多波束（DBF）合成技術對陣列天線接收到的信號進行處理，能夠極大的提高雷達系統的抗干擾能力是新一代雷達提高目標檢測能力的關鍵技術之一。

本文設計的數字波束合成插件將接收通信插件送來的36路回波信號進行幅相校準和數據合成處理，最終輸出16路獨立的DBF合成數據。主要實現了接收通道的幅相校正功能、波束合成功能、副瓣相消功能和干擾分析功能。

36路零中頻矢量信號經數字下變頻插件幅相校準后形成基帶信號，將此基帶信號按一定的方式加權合并（固定權值），可以得到8路獨立的和波束與差波束。對36路回波信號經處理后的12路信號矢量輸入變為復加權矢量為：

〖XC11.JPG；%30%30〗

其中：θn為第n個波束指向，d1為天線單元之間的間距，anm為降低副瓣電平的幅度加權系數。

計算回波信號矢量和復加權矢量的內積，即每個信號與權值相乘后的求和輸出，即可得8個獨立的和波束：將復加權矢量W變形為W1：每個信號與W1相乘后的求和輸出，即得8個獨立的差波束。

二、DBF算法的FPGA實現方案

按照設計要求，編輯16位輸入及32位輸出復數乘法器。該復數乘法器是通過4個普通的乘法器與1個加法器及1個減法器的相互組合實現的，這也是按照復數相乘的原理來詮釋的，即（a+bj）*（c+dj）=（ac-bd）+（ad+bc）j。

通過上述復數乘法器對接收到的12組I、Q數據與權值中的1行數據進行運算，將運算結果送到下1個模塊進行累加及截斷（最終輸出模塊）操作，即可得到1路和數據。然后W的其他各行數據與I、Q進行運算就可以得到其他7路和數據；同理，可得8路差數據。

最終輸出模塊包括1個由計數器控制的累加器及1個截斷程序，按操作要求對每12個上級輸入結果進行累加然后輸出，送到插件的截斷程序。由于16位輸入I、Q數據經過復數乘法器后的輸出會擴大到32位，經過累加器會損失溢出的進位，精度將會降低。由于DBF的輸出結果傳輸到下1級脈沖壓縮要求為16位數據，且權值W或W1均為小數，在FPGA中為便于計算，對通過第1步復數乘法器時的16位權值進行擴大，即移位后的結果，最后的截斷程序就相當于去掉小數部分了，截斷后16位相當于還原真實結果。

三、截斷模塊的FPGA編程如下：

四、結束語

通過對DBF算法的整體模塊進行測試仿真，編輯測試激勵，可對整個程序流程的算法精度進行估算。

〖XC14.JPG；%35%35〗

參考文獻

[1]胡光銳，徐昌慶.信號與系統.上海交通大學出版社，2013.

[2]丁鷺飛，陳建春.雷達原理.電子工業出版社，2009.