CMOS射頻前端LNA的設計

尹 強,黃海生,曹新亮,楊 銳

(1.西安郵電大學 電子工程學院,陜西 西安 710121;2.延安大學 物理學與電子信息學院,陜西 延安 716000)

無線接收機系統在射頻集成電路的設計應用中最廣泛,也最具有挑戰性[1-2]。隨著移動通訊技術的發展,移動通訊終端對低壓低功耗的要求越來越高,也越來越迫切,能否使用更低的電壓實現性能良好的低噪聲放大器是能否實現接收終端的關鍵[3-4]。隨著深亞微米CMOS工藝的快速發展,其高頻特性和噪聲特性正在不斷提高。而CMOS工藝所獨具的工藝成熟、低成本、低功耗、高集成度以及應用廣泛[5-6]等不可替代的優點使其在實現射頻前端方面具有相當大的潛力。現代無線通信的快速發展,使1.95～2.05 GHz能很好地用CMOS實現,因此本文設計了一種新型的工作在此頻段上基于CMOS工藝的窄帶低噪聲放大器。

1 理論分析

1.1 關鍵單元

射頻前端收發結構如圖1所示[7],低噪聲放大器位于射頻接收機的第一級,在天線和混頻電路之間,它是射頻接收機前端的主要部分[8-10]。LNA用于放大接收機天線接收的微弱信號,再經選頻濾波器輸出至混頻器單元[11]。

圖1 射頻前端收發結構Fig.1 RF front-end transceiver

1.2 噪聲分析

低噪聲放大器的拓撲結構有很多種,本文采用源端電感負反饋結構的LNA,如圖2所示,選擇這種結構的LNA原因在于其用純電抗元件使輸入阻抗為50 Ω而不增加額外的噪聲。共源管M1可提供較高的電壓增益,并呈現較低的噪聲系數和較高的輸入阻抗;連接共柵管M2可以有效抑制密勒效應并提高輸出阻抗。圖3是圖2的小信號等效模型,為了簡化分析,忽略了襯底的背柵效應以及M1、M2的柵、源、漏之間的寄生電容。

圖2 共源共柵結構的LNAFig.2 LNA of cascode structure

式中:ωT為晶體管的截止頻率,設gm為跨導,其表達式為

由圖2的簡化模型可以得到輸入阻抗表達式為

圖3 共源共柵結構LNA小信號等效電路Fig.3 Small signal equivalent circuit of cascode LNA

Cgs為M1的柵源間電容。通過選擇負反饋電感Ls的值來調節實部阻抗,而虛部等效為LC串聯諧振電路。通過調節各元件的值,可以使LC串聯諧振電路在工作頻率處諧振,也就是虛部為零。即

輸出阻抗Ro表達式為

式中:ro1和ro2分別為M1管和M2管的輸出電阻;為M2管源極和襯底之間的跨導。假設,則M2管把M1管的輸出阻抗提高至原來的倍,提高了輸出阻抗。

2 LNA電路設計

2.1 設計思路

低噪聲放大器電路設計可分為四個部分:放大電路、偏置電路、輸入匹配電路和輸出匹配電路。其中核心是放大電路部分,用偏置電路來提供電源供電。本次設計采用共源共柵電路結構(Cascode),偏置電路采用直流電壓源偏置。如圖4所示。其中M1管是共源管,作為放大電路的主放大管,提供足夠高的增益。M2管是共柵管,用來減少M1管柵漏間電容Cgd引起的密勒效應,以增加電路的反向隔離特性,同時提高放大器的輸出阻抗。偏置電路采用直流電壓源與大電阻串聯的方式來實現M1管的直流偏置,大電阻保證交流信號不會進入直流通路。C1、L1和L2主要是實現輸入端口的匹配,L3、L4、C2、C3、R3為輸出端口的匹配網絡,通過調節L3、C1和M1的寬長比控制系統的穩定性。

圖4 LNA電路結構Fig.4 LNA circuit structure

2.2 電路參數選擇

從TSMC RF COMS 0.13 μm 工藝庫文件中查到相關參數如表1所示。

表1 工藝參數Tab.1 Process parameters

由Cox=εox/tox可知,Cox=13.73 nF/m2。 進一步就很容易得到μnCox的值。根據功耗要求確定電路的工作電流,從而確定偏置電壓。因為工作電壓是1.2 V,根據功耗要求將電路設置工作在3 mA左右,之后確定過驅動電壓為0.1 V,把偏置電壓設置在0.4 V。低噪聲放大器的前一級對后級噪聲的影響至關重要,因此電路的噪聲性能主要由M1決定,柵寬越大,噪聲越小,但是為了能夠在規定功耗限制下設計出合理器件尺寸使噪聲系數最小,于是采用功耗約束噪聲優化技術[12]。達到最小噪聲的最佳品質因數公式:

式中:c為柵-漏極噪聲的相關系數;γ是溝道熱噪聲系數,為常數;δ跟工藝相關的噪聲參數,且δ=2γ。最佳品質因數Q的取值范圍為3.5～4.5,經過分析取Q值為4。那么在功耗約束下最優器件柵寬計算公式[13]為

式中:L為器件有效柵長;ω為工作頻率;Cox是單位面積的柵氧化層電容;Rs為50 Ω。根據

計算出Wopt=210 μm。

考慮到功耗會偏大的影響,最終得到M1管和M2管的寬長比為:

根據得到的偏置電壓和工作電流,這時可以計算出截止頻率ωT。已知式(8)和式(9):

由式(8)、(9)和(2)可知MOS管的截止頻率ωT約為86 GHz。由噪聲系數公式:

得到噪聲系數Fmin約為0.79 dB。將輸入匹配到50 Ω可計算電感L1和L2的值。由式(1)可知在諧振頻率ω=2 GHz處可得到L1=22.8 nH,L2=0.45 nH。L3,R3,C2,L4,C3的取值可根據共源共柵結構的等效電路和該匹配網絡的總等效電路實現輸出 50 Ω。

3 仿真及結果分析

本文提出的共源共柵結構的低噪聲放大器采用TSMC RF CMOS 0.13 μm 工藝庫,在安捷倫射頻集成電路設計工具ADS 2009平臺上進行仿真驗證[14]。在1.2 V電源電壓下,電路的靜態功耗為3 mW,中心工作頻率為2 GHz。

如圖5所示,在中心頻率2 GHz處,穩定因子大約為4.26,并且穩定因子在整個通帶內都大于1,保證了系統的穩定性。

S參數隨頻率變化的曲線如圖6所示,在中心頻率2 GHz處,S(1,1)=-31.03 dB,S(2,2)=-34.80 dB,實現了很好的輸入輸出阻抗匹配;S(2,1)=18.96 dB,說明電路具有足夠高的增益。噪聲系數仿真如圖7所示,在2 GHz處,噪聲系數為1.15 dB,與計算的較小噪聲系數相差0.36 dB。1 dB壓縮點(P1dB)仿真結果如圖8所示,該LNA的輸入1 dB壓縮點為-9.0 dBm,滿足一定的線性指標要求。

最終進行了版圖設計及繪制,LNA的整體版圖如圖9所示,面積為0.18 mm2。

圖5 LNA的穩定因子仿真Fig.5 Stability factor simulation of LNA

圖6 LNA的S參數仿真Fig.6 S-parameter simulation of LNA

圖7 LNA的噪聲系數仿真Fig.7 Noise figure simulation of LNA

圖8 LNA的1 dB壓縮點仿真Fig.8 Compression point of LNA simulation at 1dB

圖9 LNA的版圖Fig.9 Layout of LNA

經過仿真驗證,本文又與近年來已發表的有關文獻中LNA的性能指標進行了比較,如表2所示,本文所設計的LNA在功耗、噪聲、匹配和線性度等方面具有一定的優勢。

表2 本文LNA的性能與其他文獻的比較Tab.2 Comparison of the performance of the LNA and other thesises

4 結論

本文分析并設計了一個采用共源共柵結構的低噪聲放大器。電路采用 TSMC RF CMOS 0.13 μm工藝,工作在中心頻率為2 GHz處。在1.2 V工作電源下,靜態功耗僅為3 mW,為整個系統提供18.96 dB的增益,噪聲系數為1.15 dB,輸入輸出匹配均在-30 dB以下。實驗結果表明,本文提出的低噪聲放大器具有較好的性能,滿足移動通信主流標準TD-SCDMA 2 GHz射頻前端的要求。