動態耐壓下SOI RESURF器件的二維電場解析模型

雍明陽,陽小明,李天倩,韓 旭

(西華大學 電氣與電子信息學院,四川 成都 610039)

SOI(silicon-on-insulator,絕緣襯底上的硅)材料因為具有高速、低功耗、可靠性高、抗輻射等優點,在低功耗電路、微機械傳感器、光電集成等方面都具有重要應用[1-3]。而在實際電路運用中,由于SOI器件具有較高的開關頻率,因此器件將承受快速變化的關斷耐壓,對此稱其為器件的動態耐壓。根據半導體物理學知識可知:在動態耐壓條件下,襯底深耗盡效應將會出現從而導致耗盡區向襯底部分發展,改變器件的表面電場分布,對器件的耐壓特性造成影響[4-7]。然而在現有的文獻研究成果中,尚未就襯底耗盡區對表面電場分布的影響做出相關報道。所以建立相應的二維電場解析模型,分析動態耐壓下器件RESURF效應變化的物理機制就顯得尤為重要。

本文將建立動態耐壓下SOI RESURF器件的二維電場解析模型,通過求解漂移區的二維泊松方程,獲得新的表面電場分布表達式。闡述襯底耗盡區對器件RESURF效應的影響,從而為改善SOI器件在高頻電路中的耐壓水平提供依據。

1 漂移區模型建立

圖1是襯底耗盡區寬度達到最大值瞬間,器件的橫截面示意圖。漂移區的摻雜濃度為NA,長度為Ld,漂移區厚度為ts,埋氧層的厚度為tox,襯底耗盡區的寬度為tx,漏極施加電壓為VA。假設器件漂移區和襯底耗盡區已經完全耗盡,則漂移區、襯底耗盡區各點電勢均滿足二維Poisson方程,其中?(x,0)為頂層硅表面電勢,為襯底頂部表面電勢:

利用泰勒展開式對方程進行線性化處理可得[8-10]:

將邊界條件?(0,0)=0,?(Ld,0)=VA,式(5)代入式(3)求解可得式(6)。其中G(x,ξ)為格林函數,稱其為特征厚度,Nx=為等效濃度。對比于靜態耐壓下表面電勢的表達式[9],式(6)表明:動態耐壓下,器件可等效看作靜態耐壓時漂移區為變摻雜的器件處理,其起始濃度為Nd。

圖1 動態耐壓下SOI器件的橫截面示意圖Fig.1 Schematic cross section of SOI device under dynamic pressure

2 襯底耗盡區模型建立

式(4)跟一維電勢的表達式一致,所以從本質上講,襯底耗盡區只具有一維特性。因此,在襯底模型的建立過程中,本文將其簡化為一維模型處理。由于襯底耗盡區與漂移區之間通過電場相互聯系。因此襯底耗盡區的橫向變化則由漂移區內橫、縱電場的耦合效應來體現。同時,根據漂移區內電場耦合效應的不同,襯底耗盡區將被分為ADF、DFHK、HKJC三個區域進行分析。

2.1 ADF段襯底耗盡區模型建立

由于ADF段襯底耗盡區處于p+n結附近,其對應的漂移區內部縱向電場很小,電場基本由橫向電場構成。由于橫向電場的作用將會使得在p+n結交界面處靠左的位置形成ABE段襯底耗盡區。而它的橫向耗盡寬度會隨著襯底摻雜濃度的降低而增大。由于在現有的SOI器件研究成果中,并未涉及到對于ABE段耗盡區的研究。因此在建模過程中將對該區域進行分析。

因為在ABE段耗盡區內,橫向電場很強,縱向電場基本為零。所以在ABE段襯底耗盡區的橫向耗盡寬度可以看成一維耗盡寬度,即LAE。從E點開始沿著x的方向,橫向電場會不斷減小,縱向電場不斷增加,且橫向電場的減小量幾乎等同于縱向電場的增加量。因此在ADF段耗盡區內,縱向耗盡寬度的變化率可以近似看作常數,而將耗盡邊界由曲線等效成為直線。如圖2所示。

在ADF段襯底耗盡區內,縱向電場會逐漸增大。在F點處,縱向電場等于一維縱向電場。采用電荷共享的方法來對ABD段襯底耗盡區域進行分析[11],從而可獲得式(7)、(8)、(9):

根據電勢等價原則,將ADF段襯底耗盡區轉換成如圖2所示的一維耗盡模型可得式(10):

圖2 ADF段一維等效示意圖Fig.2 ADF one-dimensional equivalent schematic

2.2 DFKH段襯底耗盡區模型建立

受漂移區電場耦合效應變化的影響,在DFKH段襯底耗盡區內向會沿著x方向繼續增大,超過一維縱向電場。在DFKH段襯底耗盡區內一維等效圖如圖3所示。其中th為H點處的縱向耗盡寬度,?K為K點表面電勢?(k,0),LKE為K點到E點的距離,。如圖3所示:

其中ADF段與DFKH段兩區域邊界條件LEF為:

圖3 DFKH段一維等效示意圖Fig.3 DFKH one-dimensional equivalent schematic

2.3 KHJC段襯底耗盡區模型建立

在KHJC段漂移區內,對于橫向耗盡區而言,起主要作用的是n+n結。而在常規的SOI器件結構中,其n+埋層非常薄(相比于漂移區厚度),因此n+n處的電場耦合效應基本上只限于器件表面處較薄的區域內。除此之外,為了獲取較高的縱向耐壓,SOI的埋氧層一般都比較厚。因此KHJC段漂移區內的橫向電場對襯底耗盡區的影響很小,在KHJC段襯底耗盡區內基本上只有縱向電場作用,所以在KHJC段漂移區內ω(x,td)可按一維電勢公式求解,該區域襯底耗盡區不需要再進行一維等效。其中耗盡寬度。由式(5)與一維電場表達式等價關系可得:

將式(10)、式(11)、式(15)代入式(5),再將其對x求偏導,整理可得新的表面電場:

其中,電勢?E的值可以通過E3(x,0)和E2(x,0)在邊界F點處的電場連續性得出。限于篇幅的原因,在此不再列出。E4(x,0)為ADF段襯底耗盡區對表面電場的影響表達式。

3 分析和討論

文中所有的解析結果都將用二維數值仿真軟件MEDICI進行驗證。如圖4所示為表面電場解析結果與仿真結果分布圖,可見兩者間具有較好的吻合,從而可以證明提出的模型正確性。對于常規的SOI器件而言,為使其能具有良好的耐壓特性,在器件設計之初除襯底摻雜濃度以外的所有器件參數都已經被優化。因此在本節中,只討論動態耐壓下襯底摻雜濃度的變化對表面電場分布造成的影響。而不同的器件參數可以根據已給出的表達式,計算出相關表面電場的分布表達式,從而進行擊穿特性分析。

器件的漂移區長度為Ld=25 μm,漂移區厚度為4 μm,漂移區摻雜濃度為Nd=2.5×1015cm-3, 埋氧層厚度為tox=2 μm。對于常規的SOI器件而言,隨著外施偏壓的提升,n+n結電場尖峰將迅速增大至臨界擊穿點,導致器件被擊穿[10]。而根據E4(x,0)的表達式可知,在ADF段區域內,襯底耗盡區會對p+n結電場尖峰起增強作用。但是,當襯底摻雜濃度較高時,這種增強效應并不明顯,p+n結電場尖峰并不會迅速達到臨界擊穿值。而根據E3(x,0)的表達式可知,越靠近n+n結處,襯底耗盡區對表面電場的抑制作用越明顯,將以指數函數的形式迅速增強,并在n+n結處達到最大。因此襯底耗盡區的出現能夠使器件不會被過早擊穿,從而提升器件的動態耐壓。由圖4的仿真結果表明,當襯底摻雜濃度為NA=7×1014cm-3和NA=5×1014cm-3時,n+n結、p+n結的表面電場尖峰都低于硅的臨界電場擊穿值3×1015V/cm,而靜態耐壓時的電場尖峰值達到了3.8×1015V/cm,高于硅的臨界電場擊穿值。由此可以證明,襯底耗盡區的出現確實能夠對表面電場尖峰起抑制作用。

襯底濃度越低,襯底耗盡寬度越寬,對n+n結電場尖峰抑制作用更加明顯[6]。但是事實上,根據E4(x,0)表達式可知,當襯底摻雜濃度過低時,在靠近p+n結附近,襯底耗盡區對表面電場的增強效應迅速增大,導致p+n結電場尖峰過早達到臨界擊穿值,從而導致器件耐壓水平降低。如圖4所示,當襯底摻雜濃度為NA=3×1014cm-3時,p+n結電場尖峰迅速增加至臨界擊穿值,而n+n結電場尖峰非常低,整體耐壓水平明顯低于NA=5×1014cm-3時的情況。

圖4 動態耐壓下器件表面電場分布Fig.4 The surface electric field distribution of the device under thedynamic pressure

圖5 襯底摻雜濃度優化范圍對表面電場的影響Fig.5 Effect of substrate doping concentration optimization range on surface electric field

為了解決這一問題,提高p+n結附近襯底摻雜濃度的方法已經被提出[12]。但是在已有的文獻中并未提及襯底摻雜濃度的優化寬度范圍。而通過E4(x,0)表達式的計算,能夠發現當E4(x,0)恰好為0時對應的x取值,為最佳邊界取值。當x小于或大于此值時,對應的p+n結、n+n電場尖峰得不到較好抑制。圖5為襯底摻雜濃度優化范圍對表面電場的影響,當NA=3×1014cm-3時,x=3 μm取值偏小,p+n電場尖峰較高。x=8 μm取值偏大,n+n結電場尖峰較高。通過E4(x,0)的表達式能夠準確地確定襯底摻雜濃度的優化范圍,從而改善襯底低摻雜濃度對器件表面電場的影響。

4 結論

本文提出了動態耐壓下SOI RESURF器件的二維電場解析模型,并推導出動態耐壓下的表面電場分布表達式。獲取的解析結果與仿真結果具有較好的吻合性。根據表面電場分布表達式,分析了動態耐壓下器件的擊穿特性,闡述了器件動態耐壓提升的機制。此外,通過對p+n結附近襯底耗盡區的相關分析,找到了襯底摻雜濃度優化邊界,從而為改善SOI器件在實際電路中的實用性提供相應的指導。