一種高階溫度補償帶隙基準

冉波 聶海 毛煜

摘 要：文章基于通過控制mos管的柵極電壓產生隨著溫度變化的補償電流原理，采用0.5 μm BCD30 V工藝，設計一款二階溫度補償帶隙基準電壓源，仿真結果表明，電源電壓等于7V時，電路能夠產生一個穩定的1.24 V輸出電壓，在-40～125C內，最小溫度系數為3.47×10^-6/℃，最大溫度系數為6.5×10^-6/℃，輸出電壓偏差3 mV。在7V電源電壓下，100 kHz頻率下電源抑制比為65 dB。

關鍵詞：基準電源；高階補償；溫度系數；電源抑制比

基準電壓源是模擬集成電路中一個非常重要的模塊，被廣泛應用于高精度的DC/DC，ADC，DAC以及DRAM等集成電路設計中，這就要求基準電壓需要高的電源抑制比，以及不隨溫度的變化而變化，因此，關鍵問題就是如何設計一個高電源抑制比、低溫漂系數的高性能基準電壓源[1]。由于帶隙基準電路能夠實現高的電源抑制比（Power SupplyRejection Ratio，PSRR）和低溫漂系數，因為成為各種基準源中性能佳應用廣的電路[2]。在傳統的帶隙基準電壓源結構上，筆者通過疊加了一個與傳統帶隙電壓隨著溫度具有相似變化曲率的電流，對傳統的帶隙基準進行補償，因此得到一個精度高，且溫漂低的基準電壓[3]。

1 二階補償原理分析

文中提出的二階溫度補償帶隙基準電壓源的補償原理如圖1所示。圖1左側是傳統的一階溫度補償：

α為正負溫度補償系數。然后，通過由負溫度系數電壓控制的工作于亞閾值區MOS管產生的補償電壓V_comp對一階基準電壓進行補償，這個電壓有著與V_ref相似的曲率變化，最后將兩個電壓相減，得到最終的二階溫度補償電壓：

2 電路設計

文中設計的二階補償帶隙基準電壓源電路如圖2所示，該電路由啟動電路、一階溫度補償帶隙基準電路和二階溫度補償電路組成。

2.1 一階補償帶隙基準的設計

圖2左側為文中提出的傳統一階補償帶隙基準電路，為整個電路提供一階基準電壓，不考慮中間二階補償電路，忽略MN2的分流，令V_ref電壓為V_ref1，圖中Q4，Q5，Q6，Q8，R7組成PTAT （Proportionalto Absolute Temperature）的電流，Q4，Q5具有一樣的面積，Q6，Q8面積為1：8，MP2鏡像MP1的電流，Q10的基極電壓為：

其中，k為玻爾茲曼常數，T為熱力學溫度，q為電荷量，因此通過適當的調整R4，R7的寬長比，可以使得電路的正負溫度系數相抵消，從而獲得一階補償基準電壓。

2.2 二階溫度補償電路設計

圖2右側所示為文中提到的二階補償電路，MP4，

3 仿真結果與分析

基于0.5 μm BCD工藝模型，采用Cadence公司的仿真工具，對文中的二階帶隙基準電路的電路性能參數進行仿真驗證。如圖3所示，當電源電壓為6V時，基準電壓的溫度曲線，圖中可以看出，在溫度從-30℃變化至130℃范圍內，基準電壓峰值之差為2 mV，即溫度系數為TC=5.5×l0^-6/℃，因此，與傳統的一階溫度補償方法相比，文中提出的二階補償極大地提高了基準電壓的溫度穩定性[5-6]。

如圖4所示，給出了設計的帶隙基準源的電源抑制比曲線，低頻電源抑制比為-75 dB，因此能夠有效抑制電源電壓變化引起的基準變化。

4 結語

負溫度系數電壓控制工作在亞閾值區域MOS管的柵極電壓，產生一個跟一階帶隙電壓一樣溫度變化趨勢的補償電壓，提高了基準的溫度穩定性，仿真結果表明，該基準電壓在整個溫度變化范圍內電壓波動沒有超過3 mV，溫度系數小于8 PPM，能夠應用于對基準源精度要求高的場合。

[參考文獻]

[1]何年樂，王憶.模擬集成電路設計與仿真[M].北京：科學出版社，2013.

[2]劉春娟，王永順，劉肅.高精度低噪聲基準電壓源的設計[J]固體電子學研究與進展，2011 （6）：624-629.

[3]何開全，譚開洲，李榮強.高性能模擬集成電路工藝技術[J]微電子學，2004 （4）：398-401

[4]趙雙龍.BCD工藝在電源管理IC設計中的應用[D].杭州：浙江大學，2006.

[5]黎海明.高性能CMOS帶隙電壓基準源的研究與設計[D].成都：電子科技大學，2006.

[6]ALLEN P E， HOLBERG D R.CMOS analog circuit design[M].London： Oxford University Press， 2011.