基于Multisim的計數、譯碼與顯示電路

汪明珠，毛德梅，李澤彬，朱雪梅

(皖西學院 皖創機器人創客實驗室，安徽 六安 237012)

Multisim是美國國家儀器NI(National Instruments)有限公司推出的功能強大的虛擬仿真軟件，它可以廣泛地應用于模擬電路、數字電路、電工電路、射頻電路等諸多領域[1]。集成計數器、譯碼器和數碼管顯示是電子技術實驗中三個基本型實驗項目，由于知識點相對零散，實驗后知識掌握效果差。本文將三個基本型項目的內容進行整合，形成一個綜合型實驗項目，通過Multisim仿真軟件進行設計、仿真與測試，探究方案的可行性，虛擬仿真成功后，再進行硬件實驗，通過軟硬結合，提高綜合設計能力。

1 仿真主要器件

1.1 計數器

計數器是一個用以實現計數功能的時序邏輯部件，不但可實現計數、分頻，還可以實現運算、定時、延時等控制功能。實驗中采用74LS192十進制可逆計數器，具有清除、保持、置數和加減計數等功能，74LS192的引腳排列如圖1所示。

引腳功能描述：(1)數據輸入端為 (A～D), 數據輸出端為(QA～QD);(2)異步清除端(CLR);(3)異步預置端(LOAD);(4)加計數/減計數脈沖輸入(UP/DOWN);(5)進位輸出端借位輸出端 (CO/BO)。集成計數器74LS192有16個引腳，其工作狀態及功能如表1所示[2-4]。

1.2 譯碼器

常用的譯碼器電路有二進制譯碼器、二—十進制譯碼器和顯示譯碼器。本實驗項目采用BCD七段譯碼器74LS47，通過它的解碼，直接將數字轉換成數碼管的顯示數字，其引腳排列如圖2所示。

74LS47是輸出低電平有效的七段字形譯碼器，集電極開路輸出，使用時需要接上拉電阻，可用排阻R1代替，實驗過程中需配合使用共陽極數碼管，74LS47的真值表如表2所示，全面體現了74LS47與數碼管之間的關系。

2 仿真測試過程

2.1 譯碼與顯示電路設計與測試

從Multisim仿真軟件器件庫中選擇芯片74LS47D(U1)、共陽級數碼管(U2)、撥動開關DSWPK-4(J1)、電源(VCC)及地線(GND)，設計如圖3所示的譯碼器74LS47驅動共陽極數碼管電路，通過撥動開關DSWPK-4(J1)的左偏或右偏來控制譯碼器輸入端D、C、B、A邏輯電平為“0”或“1”，從而使輸入的邏輯電平發生變化，同時觀察顯示器顯示的字符與輸入邏輯電平的對應關系。說明：在圖3所示電路中，DCBA的接邏輯電平為0011，數碼管動態顯示十進制數字“3”，測試結果與真值表2相吻合。

在設計與測試過程中，如果考慮到硬件實驗箱上有共陰、共陽兩種數碼管[5]，也可使用74LS48驅動共陰極數碼管的圖4仿真電路結構，由于譯碼驅動器芯片74LS48內部有升壓電阻，可直接與顯示器相連，故可省略排阻。在圖4狀態下，D、C、B、A的邏輯狀態分別為0101，故數碼管顯示數字“5”。

圖1 74LS192引腳排列圖

圖2 74LS47引腳排列圖

CLRLOADUPDOWNDCBAQDQCQBQA功能1×××××××0000異步清零00××d3d2d1d0d3d2d1d0異步置數010/10/1××××保持數據保持01H××××加1計數加法計數01H××××減1計數減法計數

表2 74LS47功能表

圖3 譯碼器74LS47驅動共陽極數碼管

圖4 譯碼器74LS48驅動共陰極數碼管

2.2 計數、譯碼與顯示電路綜合設計與測試

譯碼與顯示電路順利通過測試后，即可將計數器部分接入，設計如圖5所示的一位十進制計數、譯碼與顯示電路[6-7]。VCC和GND分別模擬高低電平，通過J6、J5、J4、J3四個單刀雙擲開關控制計數器D、C、B、A四個并行數據輸入端邏輯電平的“0”或“1”，J7和J8控制計數器異步預置端(LOAD)與異步清除端(CLR)邏輯電平的“0”或“1”，J9和J10控制加計數/減計數脈沖輸入(UP/DOWN)接計數脈沖或接高電平。

圖5 一位十進制計數、譯碼與顯示電路

在圖5狀態下，異步預置端(LOAD)接高電平，異步清除端(CLR)接低電平，且UP接計數脈沖(用方波信號代替)，DOWN接高電平，仿真結果顯示數碼管處于加計數狀態，從數字0加計數到數字9，再從9變為0，再遞增到9，循環往復，與74LS192功能表1相符。借助Multisim軟件提供的邏輯分析儀(XLA1)、字信號發生器(XWG1)和數碼管顯示器(DCD_HEX)等器件，可設計構建如圖6所示的74LS192時序分析電路[8-10]，通過時序圖8分析時序邏輯電路的工作過程及原理。

圖6 74LS192時序分析電路

在時序分析電路圖6中，當滿足LOAD=CLR=0，即同處于低電平條件下，功能為異步置數，我們從圖7字信號發生器設置界面的最下端可以清楚地看出，此時DCBA的邏輯狀態為1001，故DCD_HEX顯示為數字“9”。對于時序圖8，輸入與輸出狀態相同，與功能表1完全吻合。同樣，在滿足不同的條件之下，通過數碼管的動態顯示，可測試其清零、加減計數等控制功能。

圖7 字信號發生器設置界面

在一位十進制計數、譯碼與顯示電路的成功基礎之上，為增加實驗難度，提高綜合設計能力，我們可將兩片74LS192進行級聯，設計實現如圖9所示的兩位十進制計數、譯碼與顯示電路。

圖9 二位十進制計數、譯碼與顯示電路

圖8 74LS192時序分析結果

在仿真實驗后，再利用實驗箱、芯片、數碼管等器件搭建硬件電路，測試硬件電路功能是否與軟件設計相符，通過對硬件電路的功能進行測試，可完全達到設計要求，但虛擬實驗不等同于實物實驗，在虛擬仿真與實物實驗的過程中要注意以下幾點：

1)虛擬仿真中所使用的芯片74LS47、74LS48、74LS192是從Multisim的74LS(邏輯庫)中調取，VCC和GND引腳是隱藏的，在軟件仿真中，集成電路的電源引腳和電源自動接通，但在硬件實驗中，芯片的VCC和GND兩個引腳必須分別接+5 V和地線GND，否則無法實現其邏輯功能。

2)從實驗箱的“邏輯電平輸出”選6個端口作為D、C、B、A、Load、CLR等6個變量的控制端，通過邏輯電平開關的偏置，靈活方便地控制各個變量的邏輯“0”和邏輯“1”。

3)在虛擬仿真及硬件實驗時，計數脈沖信號可用方波信號來代替，在硬件實驗中，采用VPP=5 V，f=1～5 Hz的方波信號效果較佳。

3 結語

筆者通過功能強大的虛擬仿真軟件Multisim，設計研究了計數、譯碼與顯示電路，在虛擬仿真中，可靈活地改變電路結構、元器件及參數設置，無限制地調用器件，分析實驗原理、觀察實驗現象與結果，并且將虛擬仿真與實物實驗相結合，通過軟硬件方面的設計與調試，有助于提高綜合小系統的設計能力。

參考文獻：

[1]陳志貴.Multisim7在數字電路教學中的應用[J].電子技術，2007(4)：45-48.

[2]吳勇靈，朱增輝，楊潔，等.基于74LS192千進制可逆計數器的設計與研究[J].制造業自動化，2012，34(20)：111-113.

[3]黃山.N進制計數、譯碼和顯示電路實驗教學改革[J].安徽電子信息職業技術學院學報，2013(1)：33-35.

[4]喬琳君.基于74LS160的N進制計數器仿真設計[J].電子設計工程，2013，21(24)：191-193.

[5]王瑞峰，朱彪.計數譯碼顯示電路常見故障診斷與排除[J].內蒙古科技與經濟，2013(1)：89-90.

[6]陳玲.基于Multisim仿真軟件在《數字電子技術》教學中的應用[J].信息記錄材料，2016，17(5)：130-133.

[7]任駿原.74LS161異步置零法構成任意進制計數器的Multisim仿真[J].電子設計工程，2011，19(14)：135-137.

[8]王靜.用74LS290構成任意進制計數器的方法[J].赤峰學院學報(自然版)，2012(1)：47-48.

[9]馬敬敏.集成計數器74LS161的Multisim仿真[J].現代電子技術，2011，34(3)：166-167.

[10]丁業兵，方國濤，張文，等.基于Multisim的計數器設計仿真[J].電子設計工程，2013，21(13)：147-149.