某型號測溫模塊電路輸入引腳漏電流超差失效分析

肖 薇，王笑怡

（中國電子科技集團公司第四十七研究所，沈陽110032）

1 引言

為不斷適應新時期武器裝備質量建設的新要求，更好落實裝備質量提升工程，各單位相繼開展了質量問題整改工作[1]。失效分析定位作為質量問題整改的第一步，顯得尤為重要，在提高產品質量、技術開發、改進等方面有很強的實際意義[2-3]。

2 失效模式

某型號測溫器模塊電路（以下簡稱模塊電路）在使用過程中發現其溫度修正常數讀取異常，后經測量發現故障電路A1、A5引腳輸入高電平為1.2V，如圖1所示；正常電路輸入的高電平為4.8V，如圖2所示。由于故障電路A1、A5引腳輸入為高時被電路拉低，造成電路溫度修正常數讀取時邏輯異常。

在對該模塊電路進行靜態電阻測量時發現，A1、A5引腳對VDD1上拉電阻值為0.615kΩ（正常電阻為1kΩ），不滿足上拉電阻精度±10%的要求。對故障模塊電路進行高電平漏電流IIH測試，A1、A5引腳漏電流分別為23mA和33mA，遠遠大于數字電路輸入引腳漏電流≤500μA的標準。

圖1 故障電路A1、A5引腳輸入波形圖

圖2 正常電路引腳輸入波形圖

圖3 模塊電路溫度修正常數讀取部分電路原理圖

3 故障定位

A1、A5引腳是模塊電路地址輸入引腳，經由內部1k電阻上拉至電源VDD1，同時經5404（U12），54LS32（U11）內部邏輯組合后產生控制信號，用于控制溫度修正常數讀取操作。該部分電路原理圖如圖3所示，模塊電路產品如圖4所示。

圖4 故障電路溫度修正常數部分產品圖

對“A1、A5輸入漏電流超差”故障現象建立故障樹，采用排除法進行故障定位[4]。故障樹如圖5。

圖5 “A1、A5輸入漏電流超差”故障樹

按照圖5的故障樹，對各部分進行排查，過程如下：

(1)對“A1、A5與VDD1之間引入多余導電物”進行排查。

若A1、A5與VDD1之間存在多余導電物，且呈電阻特性，可能會導致A1、A5上拉電阻值變小的故障現象。對故障電路進行了PIND試驗，結果為合格。故排除此分支。

(2)對“電阻條損壞”進行排查。

對1k電阻條顯微鏡下目檢，沒有發現異常，如圖6所示。故排除此分支。

圖6 1k電阻條顯微鏡下鏡檢照片

(3)對“5404（U12）性能超差”進行排查。

5404輸入對電源和地均有反相保護二極管，因此可以通過測量此反相二極管來判斷5404（U12）是否性能超差。A1、A5引腳所對應的 5404（U12B）、5404（U12E）輸入對地保護二極管測量結果分別為0.359V和0.29V。正常電路測量結果為0.65V和0.55V。

對5404（U12）進行目檢過程中發現，該芯片3腳附近一根鋁條燒黑，3腳（對應模塊電路A1引腳）、11腳（對應模塊電路A5引腳）周圍有燒傷痕跡，現象如圖7、圖8和圖9所示。懷疑此分支為模塊電路故障的主要原因[5-6]。

圖7 5404全貌

圖8 3腳燒黑部位形貌圖

圖9 11腳燒黑部位形貌

(4)對“54LS32（U11）性能超差”進行排查。

對54LS32在顯微鏡下目檢，沒有發現異常，如圖10所示。故初步排除此分支。

圖10 54LS32顯微鏡下鏡檢照片

對模塊電路內部進行目檢，其余芯片無劃傷、破損、燒毀等異?，F象；基板無碎裂、污染等異?，F象；鍵合絲無斷裂、彎曲等異?，F象，符合工藝規范要求。通過以上排查，推斷“A1、A5輸入漏電流超差”的故障現象是由于5404(U12)性能超差所致。

4 機理分析

對5404性能超差的故障現象建立故障樹并展開機理分析，證明5404損壞是導致模塊電路“A1、A5引腳二極管異常，漏電流超差、上拉電阻阻值變小”的主要原因。故障樹如圖11所示。

圖11 5404性能超差故障現象故障樹

(1)對“A1、A5對GND二極管測試結果異?！边@一分支進行分析。

性能超差5404裸芯片圖如圖12所示，故障區域電路原理圖如圖13所示，畫圈區域為圖8、圖9中芯片表面可見明顯燒毀的部位。

圖12 性能超差5404裸芯片圖

圖13 故障區域電路原理圖

經分析，燒黑此區域為輸入引腳A1（3腳）、A5（11腳）對GND的二極管D1、D3，因此外部測量二極管特性時，D1、D3性能超差導致A1、A5二極管測試結果異常。

(2)對“A1、A5引腳輸入漏電流IIH超差”這一分支進行分析。

由分支(2)可知，A1、A5引腳對GND二極管性能超差，即A1、A5引腳對GND二極管存在反向漏電流，因此在進行輸入漏電流IIH測試時，會出現漏電流超差的故障現象。

(3)對“A1、A5引腳對VDD1上拉電阻值變小”這一分支進行分析。

將性能超差5404裸芯片取下單獨封裝，與合格5404 的 Pin3（A1）與 Pin11（A5）引腳各個關鍵電阻值進行對比，如表1所示。

表1 5404各個引腳對VDD1、GND電阻值

由表中可以看出，性能超差的5404電路Pin3（A1）與 Pin11（A5）腳之間存在通路，阻值為 0.58k，因此在測量模塊電路外部VDD1與Pin3（A1）上拉電阻時，電流從VDD1經由Pin11到Pin3與VDD1到Pin3的電阻并聯，如圖14所示：

圖14 性能超差5404內部等效電阻圖

公式及計算結果如下：

與模塊電路外部上拉電阻阻值測試結果0.61kΩ 相符。同理進行 VDD1→Pin11（A5），Pin3（A1）→VDD1與 Pin11（A5）→VDD1計算，結果均與實際測量值相符。

同時，由(1)(2)兩分支表明，Pin3（A1）與 Pin11（A5）的D1、D3兩個二極管性能超差，且對GND之間存在漏電流。在進行GND→Pin3（GND→Pin11）電阻測試時，合格5404測量結果為∞，而性能超差的5404測量結果為0.366kΩ（0.2164kΩ）。而表1中VDD1→pin3電阻變小是由于5404芯片VDD1→GND之間存在約275kΩ的電阻特性，在進行VDD1→Pin3電阻測試時，性能超差的5404中此電阻等效于經由VDD1→GND（275kΩ）再流經D1二極管到Pin3輸出，理論值為275kΩ+0.366kΩ=275.366kΩ與實際測量結果284.5kΩ相近。如圖15所示。

圖15 5404內部等效電阻圖

因此5404內部D1、D3二極管性能超差是導致模塊電路“A1、A5引腳二極管異常，漏電流超差、上拉電阻阻值變小”的主要原因。

5 故障復現

將故障模塊電路中性能超差的5404取下，更換新提取的5404芯片進行高電平漏電流IIH和上拉電阻測試，測試結果合格。故障現象消失。

將性能超差的5404封裝在合格的模塊電路中進行測試，A1、A5引腳漏電流分別為23.2mA和33.1mA。對A1、A5引腳對VDD1上拉電阻值進行測量，測量結果為0.613kΩ，與故障電路測量結果一致，故障現象復現。因此，確定“5404（U12）性能超差”是產生“A1、A5輸入漏電流超差”的原因，進一步驗證了“故障定位和機理分析”中的推斷。

6 糾正與預防措施

6.1 模塊電路設計方面

在進行數字電路設計時，輸入引腳通常會采用電阻接高電平或者接地的方法，使輸入端懸空時有確定的狀態，減弱外部信號對芯片產生的干擾。此模塊電路數字部分設計時通過1kΩ上拉電阻接VDD1對輸入端進行保護，如圖3所示。而模塊電路輸入保護二極管是由5404芯片內部實現的。由于該裸芯片尺寸較小，其二極管耐壓值也較小。當輸入瞬間高壓尖峰超過5404內部保護二極管耐壓值時，該二極管擊穿進而導致5404性能超差，造成模塊電路輸入級功能不正常。在這部分模塊電路設計時，可將輸入引腳外接一耐壓值較大的保護二極管，以抑制尖峰電壓從而保護模塊電路性能。

6.2 使用環境方面

通過對失效模塊電路使用環境進行審查，該模塊電路實際使用時，由于供電總線上電順序不同，存在信號線帶電插拔問題。同時輸入地址總線信號與模塊電路不共地，易產生電位差，因此在A1、A5信號輸入及掉電時，可能會產生瞬時負電壓，造成模塊內部5404（U12）輸入引腳對地二極管正向導通，大電流將D1、D3二極管燒毀，在引腳附近留下過流燒毀痕跡[7-8]。

因此在實際使用端增加保護措施，將輸入信號地與模塊電路地共地。同時在軟件方面進行掉電順序修改，確保模塊電路總電源先上電，后進行信號線高低電平輸入。同時結束使用時，信號線即模塊電路輸入引腳先于模塊電路電源掉電，確保使用安全。

7 結束語

通過對某模塊電路“A1、A5引腳漏電流超差”的故障現象進行故障定位及機理分析，確定該模塊電路失效是由于其內部5404（U12）D1、D3二極管性能超差所致，并通過交叉試驗的方式使得故障現象復現，同時在模塊電路設計和使用環境方面提出了整改措施。此失效分析可作為理論基礎，為此類含有輸入保護二極管的模塊電路設計及使用提供參考。

參考文獻：

[1]孫家坤.軍用集成電路失效分析[J].電子測試,2017,(06):46-47 54.SUN Jiakun.Failure analysis of military integrated circuit[J].Electronic test,2017,(06):46-47 54.

[2]王自力.分析電子元器件質量及其可靠性管理 [J].通訊世界,2016(21):216-217.WANG Zili.Analysis of the quality and reliability management of electronic components[J].Communication word,2016(21):216-217.

[3]王德權.淺析電子元器件的失效分析技術 [J].科技與企業,2013(7):308.WANG Dequan.Analysis of failure analysis technology of electronic components[J].Science and technology and enterprises,2013(07):308.

[4]王創國,賈潔,周舟,等.EMMI故障定位和基于故障樹的GaAs MMIC失效分析 [J].固體電子學研究與進展,2017(5):333-338.WANG Chuangguo,JIA Jie,ZHOU Zhou，et al.EMMI fault location and GaAs MMIC failure analysis based on fault tree[J].Progress of solid state electronics,2017,37(05):333-338.

[5]謝凱翔.SRAM失效分析 [J].中國集成電路,2017,26(10):70-73.XIE Kaixiang.SRAM failure analysis[J].Chinese integrated circuit,2017,26(10):70-73.

[6]席善斌,裴選,劉瑋,等.多模計數器靜電放電損傷的失效分析[J].半導體技術,2017(10):784-789.XI Shanbin,PEI Xuan,LIU Wei.et al.Failure analysis of electrostatic discharge damage of multimode counter[J].Semiconductor technology,2017,42(10):784-789.

[7]王媛,白璐,詹勇,等.某A/D轉換器老化過程中端口異常失效分析[J].環境技術,2017,35(04):39-43 48.WANG Yuan,BAI Lu,ZHAN Yong,et al.Analysis of abnormal port failure in the aging process of a AD converter[J].Environment Technology,2017,35(04):39-43 48.

[8]馬香柏.CMOS電路中的漏電失效分析 [J].集成電路應用,2017,34(4):53-57.MA Xiangbai.Analysis on leakage current failure in CMOS circuit[J].Iapplication,2017,34(04):53-57.