在三維集成電路芯片的硅通孔中使用碳納米管的方法

班濤 潘中良 陳翎

摘 要三維集成電路芯片是在二維平面芯片的基礎上將多個不同的器件層在垂直方向上進行堆疊，實現更復雜的功能，并使互連線長度得到了較大縮短，從而也使信號延遲得到了降低。在三維芯片中的層間互連是通過硅通孔來實現的。本文對三維芯片的硅通孔進行了研究，首先說明了硅通孔的長度對整個芯片熱效應的影響，特別是粘合層中的那部分硅通孔在對芯片的降低溫度方面有積極的作用，其次，使用碳納米管作為在粘合層中制作硅通孔的材料，使散熱通道的熱阻變小，從而使得散熱能力得到了增強。

【關鍵詞】三維集成電路 硅通孔 熱分析 碳納米管 散熱通道

1 引言

近年來集成電路設計技術得到了不斷發展，可以在單個芯片內集成的晶體管數目越來越多，芯片的功能也越來越強。但隨著對集成度要求的不斷提高，通常所使用的二維電路在面積、線長、功耗等方面的性能仍需提升，在這種背景下，三維集成電路芯片得到了人們的重視和研究，它將多個器件層進行三維堆疊與集成，采用硅通孔（Through Silicon Via，TSV）實現垂直互連，進行器件層之間的信號傳遞與通信。三維芯片具有走線短、布線密度大、信號延遲小等特點，從而使得芯片的時鐘頻率和處理速度得到了提高，同時在互連線上產生的功耗也得到了降低。與二維電路芯片相比，三維芯片可以減少整個芯片的總面積。

由于三維芯片的器件集成度高，它的功率密度不斷增大，使得芯片內部器件的結溫升高，從而導致所產生的熱量不易從芯片的內部散發出去，因此在三維芯片的設計過程中更需要考慮對散熱的處理。

2 硅通孔互連

硅通孔是在硅片上制作垂直方向（z軸方向）的通孔，在通孔的內部填充導電物質，來實現不同硅層（器件層）之間的互連。使用硅通孔來制作三維芯片，可以在芯片的垂直方向上堆疊較多的硅層，且芯片總的外形尺寸較小，從而能夠獲得較短的互連線長度，因此可以較大地提高整個芯片的速度并降低功耗。

圖1是通過使用硅通孔對兩個硅層進行集成的示意圖。在圖1中，粘合層是位于兩個硅層的中間，是用白色的長矩形帶表示，兩個硅層分別是位于粘合層的上面和下面，這兩個硅層的互連是利用穿過粘合層的這兩個硅通孔來實現。

在制作硅通孔時主要有如下的工藝步驟：

（1）使用離子反應刻蝕或使用激光在硅層上刻蝕出通孔，這里通常情況下所刻蝕的是盲孔；

（2）使用等離子體增強化學氣相沉積工藝來淀積絕緣層；

（3）使用物理氣相沉積或金屬有機化合物化學氣相淀積等方法來淀積金屬粘附層/阻擋層/種子層；

（4）使用化學電鍍工藝在硅通孔中填充金屬銅；

（5）使用化學機械拋光等工藝對硅層進行減薄處理，以露出硅通孔的另一端。

在制作硅通孔時所用的材料與通常的用于制作金屬互連線的相同，可以使用銅沉積而成。此外，為了對三維芯片進行散熱，在芯片中也制作一些專門用于散熱的硅通孔。

硅通孔的長度和所采用的材料，對三維芯片的散熱性能有重要的作用和影響，本文在下面將對這兩個方面進行研究。

3 實驗結果

下面，我們通過實驗，首先說明硅通孔的長度對三維芯片的熱效應的影響。

圖2是硅通孔TSV的長度的示意圖，其中圖2（a）不含TSV，圖2（b）含有一個整根TSV，圖2（c）只有粘合層中含有一段TSV。設四周為絕熱邊界，硅層的上平面均勻加載熱量；設粘合層底面為等溫平面，溫度設為22℃。模型參數如下：硅層厚度hsi=50μm，粘合層的厚度he=10μm，TSV的直徑d=2μm；硅層，粘合層和TSV的熱導率分別為 Ksi=150W/（m·K），Ke=0.1W/（m·K），Ktsv=400W/（m·K）；模型的橫截面為30μm×30μm，加載的熱量Q=1×10-4W。

圖3是三維芯片的上表面溫度的分布情況，其中圖3（a），圖3（b）和3（c）分別是圖2（a）不含TSV，圖2（b）含有一個整根TSV和圖2（c）只有粘合層中含有一段TSV等所對應的芯片的上表面的溫度分布，它們的峰值溫度分別是33.148℃，22.869℃和22.909℃。

這個實驗結果說明：采用整根TSV時可以使芯片的溫度得到較大降低，峰值溫度從33.148℃降低到了22.869℃，此時降低的幅度為10.279℃。若只使用粘合層中的那一段TSV，也能降低峰值溫度，從33.148℃降低到了22.909℃，此時降低的幅度為10.239℃。對只使用粘合層中的那一段TSV的這種情況，由于只在粘合層中制作一段TSV，比在整個芯片中制作整根TSV時的制造成本低很多，但此時仍能使峰值溫度得到降低。此外，從峰值溫度降低的幅度分別為10.279℃和10.239℃來看，這也說明粘合層中的那部分TSV在降低溫度的過程中起著非常積極的作用，在一些情況下甚至起主要作用，一個原因是粘合層的熱阻通常較大，它的熱導率較低。

在三維芯片中可以制作一種專門用于散熱的TSV。由以上的結論可知我們可以在三維芯片的設計中只在粘合層之中制作這種用于散熱的TSV，這樣可以在一定程度上降低TSV的制造成本和難度。而且芯片中的器件只分布于硅層之中，只在粘合層中制作TSV也不影響芯片內的器件層中信號線的互連。因此，下面研究使用碳納米材料（例如碳納米管）作為在粘合層中制作TSV的材料。圖4是將粘合層中的TSV材料替換成碳納米管，而在硅層中的那部分TSV的材料不變。

碳納米管具有橫向熱導率小而縱向熱導率大的特點。當粘合層中TSV的材料被替換成碳納米管時，芯片的散熱通道的熱阻將變小，使得散熱能力得到增強。我們對具有八個硅層的芯片進行實驗，整個芯片的面積為S=12mm×12mm，硅層的熱導率為150W·/（m·K），粘合層的熱導率為0.1W/（m·K），硅層中的TSV的熱導率為400W/（m·K），碳納米管縱向熱導率為3000W/（m·K）；硅層的厚度為50μm，粘合層的厚度為10μm；整個芯片的熱沉和封裝的熱阻分別為Rhs=3K/W，Rpk=20K/W；每個硅層的熱量為5W。

圖5說明了芯片層的溫度與TSV直徑之間的關系，這里芯片中只含有一個TSV。在圖5中TSV的直徑用p表示，單位為μm。由圖5可知，當TSV的直徑較小時，芯片層的溫度較低，這說明TSV的導熱能力較強。隨著TSV的直徑增大到一定程度時，TSV的導熱能力的增加就會變得比較緩慢一些。因此，在實際中，針對面積的大小已經確定的芯片，可以根據如上的這個實驗結果來選取最優的TSV直徑，即當持續增大TSV的直徑時，TSV的導熱能力的增加不再很明顯，則此時的TSV直徑就是最優的。

4 結論

硅通孔在三維芯片的信號互連和散熱等方面起十分重要的作用，對它的實現是三維芯片設計的一個關鍵方面。本文說明了硅通孔的長度對芯片熱效應的影響，以及使用碳納米管作為在粘合層中制作硅通孔的材料，可以使得芯片的散熱能力得到提高。

參考文獻

[1] 潘中良.系統芯片SoC的設計與測試[M]. 科學出版社，2009.

[2]Melamed S，Watanabe N，Nemoto S. Impact of thinning stacked dies on the thermal resistance of bump-bonded three-dimensional integrated circuits[J].Microelectronic Reliability，2016，67：2-8.

[3]Felipe F，Lioua L，Ian O.3D IC floorplanning：automating optimization setting and exploring new thermal-aware management techniques[J].Microelectronic Journal，2012，43（06）：423-432.

[4]Tavakkoli F，Ebrahimi S，Wang S. Analysis of critical thermal issues in 3D integrated circuits[J]. International Journal of Heat & Mass Transfer，2016，97：337-352.

[5]Wang C，Zhou J，Weerasekera R.BIST methodology，architecture and circuits for pre-bond TSV testing in 3D stacking IC systems[J].IEEE Trans.Circuits & System I Regular Papers，2015，62（01）：139-148.

[6]Hideto H，Takafumi F，Hiroyuki H. Self-assembly and electrostatic carrier technology for via-last TSV formation using transfer stacking-based chip-to-wafer 3D integration[J].IEEE Trans.Electron Devices，2017，64（12）：5065-5072.

作者單位

華南師范大學物理與電信工程學院 廣東省廣州市 510006