諧波電能計量用任意波形發生器的研究*

王紅悅，王永

（1.哈爾濱理工大學測控技術與通信工程學院，哈爾濱150080；2.大慶油田礦區服務事業部萬方物業服務有限公司，黑龍江大慶163000）

0 引 言

電網中大量非線性負荷，使得電網中產生大量諧波，諧波成為電網中的一種污染源，既造成電網供電效率的降低，也給電能的準確計量造成嚴重影響影響電網供電的電能質量和電能計量，因此諧波環境下電能準確計量仍是值得研究的問題［1］。研究諧波電能計量對信號源就提出了新要求，即數字源應含有足夠含高次諧波成分的數字元，模擬電網中的諧波環境，為諧波電能計量研究提供強有力支持［2］。

文中利用FPGA強大的硬件優勢，依據國標GB/T 17215.302-2013對諧波表的的要求，以及OMIL推薦的IR 46技術要求，設計一種滿足IEC 61850標準任意波形發生器，同時可滿足電網中對諧波信號的要求。

1 硬件電路設計

1.1 系統的總體框圖

現場可編程門陣列（FPGA）工作速度、集成度的提高以及成本的降低，使FPGA用途更加廣泛。利用FPGA實現電路設計，不僅可實現特定的功能，而且編程靈活、開發周期短，有利于提高系統的整體性和可靠性［3］。

根據波形發生器性能的要求，文中選用EP4CE115F29C8的芯片，此FPGA器件以其靈活性好、便捷性強，大大提高了系統的集成度，增加了系統抗干擾性和工作的穩定性。尤其是其運行高速性，很好的解決了本系統運行速度等問題［4］。任意波形發生器系統主要由上位機、FPGA器件和TFTLCD三大部分組成（見圖1）。

圖1 系統設計框圖Fig.1 Block diagram of system design

1.2 信號調理電路的設計

數字信號轉換為模擬信號由D/A轉換電路完成。主要考慮到位數和轉換速度等因素，本設計選用TLC5620芯片，它是一款具有4個獨立電壓輸出型的DAC數模轉換器，每個DAC轉換器都擁有一個帶緩沖（高輸入阻抗）的參考電壓輸入端口。每個DAC可以輸出一倍或者兩倍的參考電壓與GND之間的電壓值。該芯片控制信號簡單，轉換速度快，可使硬件設計大為簡化，也減輕了系統軟件設計的工作量［5］。其D/A轉換電路如圖2所示。根據時序圖3設計驅動程序，使用仿真工具Modelsim進行功能仿真，仿真結果如圖4所示。

D/A模塊采用雙D/A模式時，為了提高分辨率和數據速率，選用 DAC908負責提供基準電壓，AD9777負責對波形數據進行數模轉換，AD9777芯片是一種全新的高速、雙通插值、引腳兼容的轉化器，輸入數據速率可以達到160 MSPS（無插值），DAC更新速率能夠達到400 MSPS（8X插值），同時具有16位的高分辨率［6］。AD9777作為一種全新的轉化器，能夠更好的解決數據轉換速率等問題。

圖2 D/A轉換電路Fig.2 D/A conversion circuit

圖3 TLC5620數據傳輸時序圖Fig.3 TLC5620 data transmission sequence diagram

圖4 TLC5620的時序仿真圖Fig.4 Timing simulation diagram of the TLC5620

2 任意波形產生原理與方法

直接數字頻率合成 （Direct Digital Frequency Synthesis，DDS）［7］是近幾年來快速發展起來的一種頻率合成技術，它具有頻率分辨率高，頻率變換速度快，相位連續及可產生多種形式波形的優點，已被廣泛應用于通信器材，醫療器械，教學儀器，雷達信號源等領域。DDS主要由相位累加器、波形ROM、D/A轉換器和低通濾波器等4個模塊構成［8］。其基本框圖如圖5所示。

圖5 DDS的基本框圖Fig.5 Basic block diagram of the DDS

由圖5可知，當時鐘源頻率為fc時，可得輸出信號f0的頻率，公式如下：

式中K為頻率控制字；n為相位累加器位數；fc為時鐘源頻率；f0為合成時鐘頻率。

DDS的工作流程如下：首先輸入頻率控制字K，將其送入相位累加器，以基準時鐘fc按照K值進行累加運算［7］；存儲器（ROM）中已存有一個周期的波形數據，以K的累加值作為地址在ROM中進行查找相應的數據，完成了相位值到幅度值的轉換；最后將生產的幅度值輸送到D/A中生成模擬信號，該模擬信號經過低通濾波器的濾波就可以得到平滑的波形曲線［9］。根據奈奎斯特定律可知，理論上輸出信號的頻率最高小于等于fc/2。

3 基于Verilog HDL程序設計與波形發生

按現行電能表IEC標準、國家標準以及國際建議對電能表的諧波影響要求，設計一款基于FPGA的任意波形發生器，該波形發生器不僅可以輸出幅頻可調的正弦波形，還可輸出諧波比例可調的波形信號。該波形發生器可以滿足IEC 61850標準下對諧波環境的要求，使數字化電能表“溯源”方法更加有效［10］。

3.1 軟件設計流程

文中軟件部分在FPGA驅動接口的程序基礎上進行設計，用硬件描述語言Verilog HDL完成DDS的設計，將波形數據傳入D/A模塊，最后將輸出模擬信號顯示在TFT-LCD屏幕上。軟件設計主要為驅動設計和波形設計兩大部分（見圖6）。

圖6 軟件設計流程Fig.6 Software design process

3.2 波形設計

文中設計的任意波形發生器具有正弦波形輸出、幅頻可調、含有諧波分量的波形等工作模式，可同時顯示多種不同頻率和幅度的波形。

3.2.1 正弦波形

將設定好的波形數據存儲到DDS的ROM中，經過系統軟件的運行，可以通過示波器采集到正弦波形的實測波形，同時可在TFT-LCD液晶屏幕上顯示。

3.2.2 幅頻可調

在波形數據 f（t）=A sin（nωt+φ）的基礎上，通過對波形數據的幅頻值進行簡單計算，隨意調節波形的幅頻值。經過優化系統軟件，可以輸出幅頻可調的任意波形。

3.2.3 含有諧波分量的波形

任意波形發生器作為重要的儀器，在通信、檢測導航等領域有著廣泛應用。特別是在高壓電力系統的檢測領域，常常需要模擬電網諧波的標準信號源對檢測設備的性能進行校驗［11］。由傅里葉級數的三角函數展開式，可知周期函數f（t），在一個周期［-T/2，T/2］內由正弦及余弦函數組合而成的無窮級數，即傅里葉級數為：

式中T為周期；ω0=2π/T為基波圓頻率。

將式（2）同頻項合并，可得n次諧波公式：

在A0sin（ωt）的基礎上加16次諧波和128次諧波，即：

最后合成的諧波數據送入D/A轉化電路后，利用示波器采集得到62.5 Hz含有諧波分量的正弦波形，如圖7所示。進一步觀察波形的細節，如圖8所示。最終實現在TFT-LCD顯示，如圖9所示。

圖7 合成諧波信號的整體實測波形Fig.7 Synthesis of harmonic signal measured wave as a whole

3.3 性能分析

圖8 合成諧波信號的局部實測波形Fig.8 Local the measured waveform of synthesis of harmonic signal

圖9 合成諧波信號的LCD顯示Fig.9 LCD display of synthesis of harmonic signal

根據式（5），可計算出當N=32時，Urms=0.614；N=256時，Urms=0.643。而正弦量 f（t）=sin t的有效值：

由計算結果比較可知每個周期內的采樣點數多于256個，則輸出波形的準確度高于9.4%。即采樣點N越大，波形越平滑且誤差越小［12］

3.4 系統調試和實驗結果

文中完成了系統的硬件連接和軟件設計以后，通過不斷優化程序代碼，使系統的性能得以提高，顯示狀態更加穩定。由示波器采集到的波形圖和TFTLCD上顯示的波形圖可以看出生成的波形穩定且連續，并包含豐富的彩色信息。

4 結束語

文中針對諧波電能計量所需的信號發生問題進行研究，設計一種采用 Cyclone IV、數模轉換器TLC5620以及TFT-LCD實現了含諧波成分的任意波形發生器。輸出的波形頻率、相位、幅度、諧波比例皆可調，同時具有輸出波形穩定、精度高等特點，可滿足現代測試系統的要求，符合IEC 61850標準，可模擬電網中的諧波信號。