P波段1200W脈沖功率LDMOSFET研制

張曉帆，徐守利，郎秀蘭，李曉東

?

P波段1200W脈沖功率LDMOSFET研制

張曉帆，徐守利，郎秀蘭，李曉東

（中國電子科技集團公司第十三研究所，河北石家莊 050051）

基于自主開發的LDMOS工藝平臺，研制了一款P波段大功率LDMOSFET器件，并設計了器件的外匹配電路。該器件工作電壓50 V，在工作脈寬1 ms、占空比10%的工作條件下，在380~480 MHz帶寬內實現寬帶輸出功率大于1200 W，功率增益大于18 dB，漏極效率大于50%，抗駐波能力大于5:1，表現出了良好的RF性能，實現了國產P波段LDMOS器件1200 W的突破。

P波段；脈沖功率；LDMOSFET；巴倫；推挽；內匹配

硅脈沖功率橫向雙擴散金屬氧化物半導體場效應晶體管（LDMOSFET）相比傳統硅BJT功率晶體管來說具有高增益、高線性、較強的抗燒毀和過驅動能力以及易于并聯大功率輸出的特點[1-2]，使之在3.8 GHz以下射頻功率放大器領域成為替代硅BJT功率晶體管的核心器件，并且因其材料成本低和器件制造工藝技術成熟成為GaN微波功率器件強有力的競爭對手。特別在1000 MHz以下，由于功率LDMOSFET優異的性能，低廉的價格，成熟的制造技術，目前占主導地位。

脈沖功率LDMOSFET器件經過數十年的發展已達到較高水平，國外已開發出第八代產品，在VHF頻段單器件最高輸出功率達1400 W[3]，工作頻率最高已經達到3.8 GHz，國外器件在移動通訊基站等民用領域處于壟斷地位。國內微波功率LDMOSFET器件處于研制階段，受電子裝備需求的牽引，研制了P波段36 V工作的420 W和350 W等產品，并實現了批量工程化應用。但隨著裝備的小型化要求越來越高，對國產千瓦級器件提出了迫切要求，亟需工作電壓50 V、輸出功率千瓦以上的器件，但國內尚未見P波段輸出功率大于1200 W的LDMOSFET器件的研制報道。基于此，本文依托自主開發的LDMOS工藝平臺，進行P波段輸出功率大于1200 W的LDMOSFET器件的研制，以滿足裝備小型化的需要。本文研制的器件功率大于1200 W的同時，保持了P波段50 V工作的LDMOS器件的增益和效率水平，綜合指標國內領先，實現了國產P波段LDMOS器件1200 W的突破，且具有工程化應用能力。此外，本文還詳細介紹了器件的內外匹配電路設計過程。

1 器件設計

射頻功率LDMOS器件的輸出功率o為：

式中：ds為工作電壓；Dsat為飽和壓降；D為漏極電流；D為漏極效率。從式（1）中可以看出，要提高器件的功率，需要提高工作電壓和電流，減小飽和壓降以及提高效率。而高工作電壓要求器件芯片具有更高的擊穿電壓，擊穿電壓至少大于2倍的工作電壓才能保證器件可靠工作，但擊穿電壓的提高會增大飽和壓降，降低效率，需要綜合考慮各參數。

為了實現單器件千瓦級功率輸出，器件選擇50 V高壓工作，為此自主開發了50 V的LDMOS工藝平臺，平臺采用擴散通源、硅化物合金柵、屏蔽柵場板和多層金屬布線等工藝，通過優化LDD區長度及多層場板技術，研制成功了擊穿電壓大于110 V，功率密度達到10 W/cm的芯片。

根據公式（1），提高器件的輸出功率，除了工作電壓外，另外一個重要因素就是工作電流，而工作電流D由公式（2）決定[5]：

式中：0為溝道載流子遷移率；ox為柵氧單位面積電容；gs為柵源電壓；T為閾值電壓；為器件總柵寬；為器件溝道長度。從公式（2）中可以看出，工藝確定后，器件電流主要取決于器件總柵寬。

綜合1200 W的功率輸出要求，以及器件穩定性、多芯片合成相位一致性、散熱、合成損耗及寬帶工作等因素，根據10 W/cm的功率密度，進行功率冗余20%的余量進行設計，確定了器件總柵寬，器件采用8芯片合成，單芯片面積3 mm×3 mm。圖1為芯片照片。

圖1 器件管芯

1.2 器件結構設計

基里爾告訴記者，BPC希望滿足各國的市場需求，對于中國能否繼續保持100美元/噸的差價，市場沒有更多的利好信息。他說：“我看到很多市場大出口商尚在調整銷售方向，就是因為這個差距太大了，所以大家都在關注巴西市場。我們覺得，中國與BPC之間的新價格將會對中國市場和國際市場帶來一些新的推進。”目前來看，包括加拿大在內的一些大供應商的供給壓力很大。基里爾希望與中國盡快達成大合同價格共識，給予中國市場一定數量的保障。

器件要求1200 W以上的輸出功率，需要較大的總柵寬，導致器件阻抗較低，對器件的阻抗匹配提出了很高的要求，同時大輸出功率要求器件具有良好的散熱能力。基于上述要求，器件采用8芯片推挽合成，器件每側具有4個參數一致的芯片，兩側共8個芯片燒結于雙腔體管殼，形成平衡推挽結構，為了提升器件阻抗便于外電路匹配，同時在各芯片之間較好地進行功率分配，器件輸入端采取“T”型輸入預匹配網絡。

千瓦級輸出功率對器件散熱提出了極高的要求，為了降低熱阻，提升散熱能力，器件采用高熱導率的材料制作的管殼，同時增大單芯片面積，8個芯片布滿管殼腔體，另外對芯片厚度進行了減薄，有效地降低了器件熱阻，提升了散熱能力。

1.3 器件內匹配設計

器件輸出阻抗高于輸入阻抗，經ADS仿真，在中心工作頻率點，器件單側輸入阻抗實部約0.4 Ω，輸出阻抗實部約1.3 Ω，輸入阻抗過低，如果不加預匹配，寬帶匹配很難實現，同時為了實現千瓦功率輸出，采用多芯片合成，需要在各芯片之間實現功率均分，為此，器件采用輸入“T”型內匹配網絡，電路結構原理圖見圖2，“T”型網絡電路圖見圖3，其輸出阻抗較高，且管殼空間有限，輸出不進行預匹配。

圖2 器件輸入內匹配電路原理圖

圖3 器件輸入電路圖

LDMOS芯片的輸入阻抗可等效為電阻和電容，圖3中Cin和Rin為由器件芯片輸入阻抗等效的電阻和電容，加入“T”型網絡后，“T”型網絡中L2可分為兩部分：L20和L21，通過調整電感量，L21可以將芯片阻抗的容抗部分抵消掉，此時器件輸入等效電路見圖4。

圖4 L21抵消Cin后的器件輸入電路圖

器件輸入阻抗為[6]：

（4）

式（2）中，當1=20時，器件輸入阻抗為：

從公式（3）中可以看出，設計時，選取合適的1、2及，器件的輸入阻抗虛部消除，實部由in變換至，調整2和的大小可以實現不同的阻抗變比，但是高阻抗變比和寬帶寬是一對矛盾，需要結合外匹配電路進行平衡和折中，出于兼顧帶寬的考慮，一般“T”型網絡的阻抗變比控制在3倍左右，在實現時，電容C采用MOS電容，結合計算、使用ADS仿真和測試數據，本文研制的器件容值控制在200~300 pF，電感L1和L2通過鍵合金絲實現，通過改變鍵合線數量和弧度來調整電感量的大小，圖5為裝配好的器件照片。

圖5 器件照片

Fig.5 The graph of the device

2 外匹配電路設計

由于工作波長較長，無法直接通過預匹配網絡將器件匹配至50 Ω，預匹配后的器件需通過外電路將輸入、輸出端匹配至50 Ω。電路采用推挽結構，推挽電路能有效提升器件阻抗，同時也可以獲得優良的偶次諧波抑制比。輸入、輸出電路采用巴倫（Balun）實現平衡推挽結構，同時巴倫還參與阻抗匹配，見圖6。通過適當優化選取巴倫電纜長度和特性阻抗，在一定帶寬內可以實現一定的阻抗變比。通過仿真優化，兼顧帶寬性能和阻抗變比，本文輸入、輸出均采用特性阻抗25 Ω的半剛性電纜，長度50 mm，見圖6。在輸入端，通過巴倫可將50 Ω端口阻抗變換至推挽結構下實部24 Ω，對應單側12 Ω，見圖7。每側再通過微帶-電容匹配網絡將12 Ω的阻抗匹配至器件的輸入阻抗，見圖8，輸出端匹配過程相同。

圖6 巴倫仿真圖

圖7 巴倫仿真結果

圖8 外匹配電路原理圖[7]

3 電路調試及測試結果

通過仿真選定巴倫后，50 Ω端口經巴倫變換后阻抗約為12 Ω，需要通過電容帶線網絡匹配至器件的輸入、輸出阻抗，此時改變電容位置時，相當于帶線的長度也同時發生了變化，當器件阻抗低時，電容位置對電路影響非常大，通過仿真給出大致方向的同時需要精心、細致地調試，特別是調試靠近器件引線的電容時，需要格外小心。此外，由于器件輸出功率大，初始調試，電路失配會造成器件結溫過高，需先在窄脈沖、小占空比下，逐步增加工作電壓進行調試。調試好的測試電路見圖9。

圖9 器件測試電路

在工作電壓50 V、工作脈寬1 ms、占空比10%的條件下進行了測試，380~480 MHz帶寬內，輸出功率1220~1320 W，帶內功率分布見圖10，增益大于18 dB，效率52.1%~55.4%，帶內分布見圖11。進行了抗輸出失配能力測試，器件能通過5:1駐波，抗駐波能力良好。對器件進行了紅外結溫測試，峰值結溫120℃，熱性能良好，見圖12。對器件進行了150℃、48 h的高溫反偏、160 h的功率老煉等溫度和電應力實驗，試驗結果表明器件可靠性良好。

圖10 帶內輸出功率和功率增益曲線

圖11 帶內效率曲線

圖12 器件瞬態峰值結溫

4 結論

本文研制的器件功率大于1200 W，保持了P波段50 V工作的LDMOS器件的增益和效率水平，綜合指標國內領先。此外還詳細介紹了器件的內外匹配電路設計過程，研制的器件在380~480 MHz帶寬內，帶內輸出功率大于1200 W，效率大于50%，抗駐波能力較強，熱性能良好。實現了國內P波段LDMOSFET器件輸出功率千瓦級的突破，具備工程化應用能力。

[1] DRAGON C, COSTA J, LAMEY D, et al. A silicon MOS process for integrated RF power amplifiers [C]// Microwave and Millimeter-Wave Monolithic Circuits Symposium. NY, USA: IEEE, 1996: 189-192.

[2] MA G, BURGER W, DRAGON C, et al. High efficiency LDMOS power FET for low voltage wireless communications [C]//Electron Devices Meeting, 1996. IEDM '96, International. NY, USA: IEEE, 1996: 91-94.

[3] NXP. RF power LDMOS transistors:document number: MRFE6VP61K25H. Rev. 4.1, 3/2014 product data sheet [EB/OL]. (2014-11-03) [2016-11-20]. http://www.nxp.com/ assets/documents/data/en/data-sheets/MRFE6VP61K25H.pdf.

[4] 郎秀蘭, 段雪, 劉英坤, 等. P波段350W LDMOS功率管研制 [C]//全國半導體器件技術研討會論文集. 北京:中國電子學會, 2010: 4-6.

[5] TRIVEDI M, KHANDELWAL P, SHENAI K. Performance modeling of RF power MOSFETs [J]. IEEE Trans Electron Device, 1999, 46(8): 1794-1802.

[6] 胡輝勇. 微波功率SiGe HBT關鍵技術研究 [D]. 西安: 西安電子科技大學, 2006: 117-118.

[7] 劉晗, 余振坤, 鄭新, 等. LDMOS功率器件在雷達發射系統中應用研究與實踐 [J]. 微波學報, 2010(8): 409-412.

（編輯：陳渝生）

Development of P band 1200 W pulse power LDMOSFET

ZHANG Xiaofan, XU Shouli, LANG Xiulan, LI Xiaodong

(The 13th Research Institute, China Electronic Technology Croup Co., Shijiazhuang 050051, China)

A P band high power LDMOSFET device was developed under self-developing process platform, and its output matching circuit was designed. Under operating conditions ofds= 50 V, pulse width=1 ms, pulse operation=10%，the device can deliver the output power of more than 1200 W with at least 18 dB of power gain and more than 50% of drain efficiency at the frequency band of 380－480 MHz. The anti VSWR capability of the device is above 5:1. The good RF performances are presented. The device achieves a breakthrough in the domestic LDMOSFET of 1200 W output power at P band.

P band; pulse power; LDMOSFET; Balun; push-pull; internal matching

10.14106/j.cnki.1001-2028.2017.06.015

TN386

A

1001-2028（2017）06-0075-05

2017-03-09

張曉帆

張曉帆（1983－），男，甘肅西和人，工程師，主要從事微波功率器件的研究和開發工作，E-mail: xiaofan622627@163.com 。

網絡出版時間：2017-06-07 13:45

http://kns.cnki.net/kcms/detail/51.1241.TN.20170607.1345.015.html