基于脈沖跨周期調制的DC-DC變換器自適應電壓調節技術
2017-10-13 11:03:37王東俊彭宣霖甄少偉賀雅娟
電子與信息學報 2017年1期
王東俊 羅 萍 彭宣霖 甄少偉 賀雅娟
?
基于脈沖跨周期調制的DC-DC變換器自適應電壓調節技術
王東俊 羅 萍*彭宣霖 甄少偉 賀雅娟
(電子科技大學電子薄膜與集成器件國家重點實驗室 成都 610054)
為實現減小數字電路的供電電壓來降低其能量消耗的目的，該文提出基于脈沖跨周期調制(PSM)的DC- DC變換器自適應電壓調節(AVS)技術。AVS技術通過追蹤和探測關鍵路徑復制(CPR)的延遲時間自適應地調節數字電路的供電電壓。同時，具有自適應占空比的PSM調制模式(APSM)被用來改善輕負載下變換器輸出電壓的紋波和效率。實驗結果顯示，當負載工作頻率在30~150 MHz范圍內變化時，輸出電壓在0.6~1.5 V之間穩定輸出。和傳統的固定工作電壓相比，該文設計的DC-DC變換器最大可節省83%的能耗。
DC-DC變換器；自適應電壓調節；脈沖跨周期調制；關鍵路徑復制；自適應占空比
1 引言
片上系統(SoC)受益于集成電路制造工藝的快速發展而經歷了高速發展階段。因此在單一芯片上集成了越來越多的功能，而芯片的尺寸卻在持續減小，造成電子系統的能耗密度急劇增加。而能量消耗卻是評估電子器件性能的重要指標之一。所以，能量消耗成了以電池作為供電系統的便攜式、穿戴式和可移植醫療電子等新興電子產品的重要問題[1,2]。動態電壓調整(DVS)作為降低數字電路能耗和提高變換器效率一種非常有效的方式而被廣泛用來約束數字電路的能耗。但是DVS是一種需要提前預置查找表(LUT)，工作在開環狀態的電壓頻率調節技術。因此，為了保證數字電路在最壞的工藝和環境下正常工作，預留了一定的供電電壓裕度。然而過度保守的電壓裕度導致了數字電路能耗和性能的損失，同時這種極端的工藝和工作環境也很少出現。所以，從能耗和應用的觀點出發，過保守的電壓裕度正變得不再被接受[6]。
為了減小一點最壞情況下的電壓裕度，關鍵路徑復制(CPR)技術被廣泛用在具有閉環調節特性的自適應電壓調節(AVS)技術中。由于在工作環境和頻率的多種組合下，CPR能提供最接近數字電路實際性能的指標，因而數字電路的供電電壓能夠被自適應地調節到最小值。在現代深亞微米技術下，由反相器組成的簡化了的復制關鍵路徑變的越來越不可靠，因其在不同的工藝角或工作狀態之間會發生較大變化[9]。事實上，在關鍵路徑延時的測量中，由于CPR和關鍵路徑之間結構的差異引起的誤差十分微小，而在不同的工藝和工作環境下由片內互連引起的延遲誤差卻急劇增加。基于這些原因，一種能夠復制任何產品的關鍵路徑而無需定制的通用延遲線(UDL)結構被提出[10]。實驗顯示關鍵路徑的延時主要由NMOS和PMOS組成的具有“2:2”雙堆疊的電路結構引起，故UDL由具有雙堆疊的電路結構組成。但是UDL的控制邏輯十分復雜，因此消耗了一部分因減小電壓裕度而節約的能量，且在變換器的負載較輕時更加顯著。
現在，隨著低壓低功耗技術的發展，數字電路的能耗在不斷減小，因此DC-DC變換器的負載變的越來越輕，每個開關周期內變換器輸出電壓的調節和能量傳遞變的越來越細微和精確[11]。因此從應用和能量傳遞的角度不再接受較大的輸出電壓紋波[12]。當變換器工作在斷續導通模式(DCM)或負載較輕時，脈沖跨周期調制(PSM)模式被用來改善變換器的效率。PSM是一種改善變換器轉換效率的新奇的控制模式[13,14]。在PSM控制下，變換器具有較小的諧波和較快的響應速度，但是其輸出電壓紋波有點大。為了改善輸出電壓紋波和轉換效率，本文提出了一種具有自適應占空比的PSM調制模式(APSM)。
基于PSM DC-DC變換器的AVS技術，通過AVS和CPR技術降低數字電路的工作電壓并消除一定的電壓裕度，最終實現降低數字電路能耗的目標。本文提出的APSM控制模式改善了變換器的電壓紋波和轉換效率。本文分析了DC-DC變換器的電路結構和APSM控制模式的工作原理，通過仿真驗證了所提出的電路結構能顯著降低數字電路能耗，實驗結果顯示了輸出電壓對頻率變化的跟隨和APSM控制模式對電壓紋波的改善。
圖1 DC-DC變換器的整體結構框圖
2 DC-DC變換器整體電路結構和工作原理分析
圖1顯示了本文提出的具有AVS功能的DC- DC變換器整體結構框圖。由于變換器工作在DCM模式下，因此變換器的電路結構由于不需要環路補償而變得簡單且容易實現[18]。圖1中主要包括功率級、驅動電路、負載、數控振蕩器(DCO)和AVS控制電路。AVS控制電路主要由控制邏輯算法和APSM控制器組成，其中控制邏輯算法通過數字設計方法實現。負載可以是數字信號處理(DSP)、便攜式產品和醫療電子等數字電路，其等效電阻為Load。DC-DC變換器的輸出電壓OUT作為負載的工作電壓，DCO產生的時鐘DCLK作為負載的工作時鐘。APSM控制器中的延時檢測電路能夠檢測時鐘DCLK通過CPR的延時D和電壓OUT之間的關系，并輸出調壓信號SIG。當負載以某一頻率DCLK工作時，如果輸出電壓OUT小于使負載能正常工作的最小電壓DDMIN，則延遲時間D大于時鐘DCLK的周期DCLK，同時調壓信號SIG為低電平。相反，當OUT>DDMIN時，則D 當OUT 2.1 APSM控制器工作原理 在數字電路各種能量消耗中，由開關電容充放電引起的動態功耗d是數字電路能量消耗的主要成分，有 其中，DD,eff和分別是供電電壓，平均開關電容和活躍因子[19]。但是對于一個給定的任務，數字電路完成該任務需要的時鐘周期個數是恒定不變的[9]。所以，如果數字電路完成該任務的時間OP=DCLK在式(1)中被考慮，有 (2) 其中，DCLK=1/DCLK。如式(2)所示，當數字電路的工作電壓DD不變而工作頻率DCLK發生變化時，其動態能耗保持不變。這也是在實現低功耗技術中改變工作電壓DD而不是工作頻率DCLK的原因。然而對于一個包含有級門電路的延遲鏈，例如對數字負載關鍵路徑復制的CPR的工作電壓為DD時，時鐘DCLK穿過CPR的延遲時間D為 (4) 因此，供電電壓DD有一個最小值DDMIN使式(4)成立。即當CPR的工作頻率為DCLK時，使CPR能夠正常工作的最小電壓為DDMIN。由于CPR是對數字負載關鍵路的復制，為了提高CPR對關鍵路徑的復制精度同時減小電壓裕度，CPR由具有“2:2”雙堆疊的NMOS和PMOS結構組成[10]。所以，CPR能夠模擬負載在不同工作環境和頻率下的實際工作狀態，通過對CPR的緊密追蹤和跟隨可以得到負載即時的性能指標。同時，根據式(4)時鐘頻率DCLK和最小工作電壓DDMIN之間有一對一的關系，即對于任意的工作頻率DCLK，都有一個最小工作電壓DDMIN與之對應。然而，當頻率DCLK保持不變時，延遲時間D會隨著負載工作環境和溫度的變化而變化，因此根據式(4)最小工作電壓DDMIN也會發生改變。同樣地，當頻率DCLK因系統或工作任務而改變時，最小工作電壓DDMIN隨著延遲時間D的變化而不同。 當數字負載的工作頻率DCLK保持恒定而工作電壓DD等于其最小工作電壓DDMIN時，式(1)中數字負載的動態功耗d有最小值。但是，即使數字負載的工作頻率DCLK保持不變，由于負載工作環境和溫度的變化使得最小電壓DDMIN不同，動態功耗d的最小值隨著電壓DDMIN的變化而變化。然而，如何檢測延遲時間D和最小電壓DDMIN的變化是一個十分關鍵的問題，而APSM控制器則能有效地解決該問題，APSM控制器可以敏感地檢測到DDMIN和D的變化，同時輸出調壓信號SIG。 APSM控制器電路框圖如圖2所示，主要包括延遲檢測電路，CPR和自適應占空比電路。其中延遲檢測電路和CPR的工作原理如圖3所示。當數字負載以某個頻率DCLK工作時，如果其供電電壓DD(即DC-DC變換器的輸出電壓OUT)大于最小電壓DDMIN，則延遲時間D小于DCLK的時鐘周期DCLK。所以DCLK的上升沿在一個周期DCLK內可以通過CPR。正如圖2和圖3所示，時鐘DCLK的上升沿可以用信號F的上升沿代替。所以，如果OUT>DDMIN，在一個周期DCLK內F的上升沿能夠通過CPR。與非門接收信號DT和F，同時輸出低電平信號Xor。D觸發器被信號F_n的上升沿觸發，采樣到Xor信號的低電平，同時輸出高電平調壓信號SIG。與此相反，如果OUT 圖2 APSM控制器的電路結構框圖 圖3 延遲檢測電路的工作原理 圖4 延遲檢測電路頻率fDCLK和電壓VDDMIN之間關系的仿真 在APSM控制器中，延時檢測電路僅僅能夠獲得調壓信號SIG，但是自適應占空比電路能夠根據SIG信號生成具有自適應占空比的控制脈沖APSM。如圖2所示，自適應占空比電路結構非常的簡潔和易于實現，其工作原理如圖5所示。工作時鐘CLK的頻率和占空比分別為2 MHz和0.3。在時鐘CLK開關周期的高電平開始時，如果信號SIG為高電平，功率開關將不會開啟，輸出電壓OUT因為負載消耗了濾波電容中的電荷而逐漸減小。同時，在該周期的高電平期間一旦SIG變為低電平(OUT 2.2 控制邏輯算法 在APSM控制器模塊中，延遲檢測電路可以對負載的實際工作性能進行檢測，結果用SIG信號的高低電平表示。而自適應占空比電路根據SIG信號生成的控制脈沖APSM對電壓OUT進行調節。然而，各個模塊之間怎樣協同高效工作卻是一個問題。實際上，模塊之間的相互配合對整個電路保持穩定、性能優化和效率改善是非常重要的。因此，為達到改善電路性能和實現自適應電壓調節的目的，在DC-DC變換器中加入了控制邏輯算法。如圖6給出了控制邏輯算法的工作原理。當環路開始時，通過DCO的控制碼設定數字負載的工作頻率DCLK。然后延遲檢測電路開始對負載在電壓OUT下的工作狀態進行檢測。如圖3所示，如果OUT>DDMIN，則負載和CPR能夠正常工作且SIG為高電平；如果OUT 圖5 自適應占空比產生電路的工作原理 當整個環路開始時，設定好工作頻率DCLK的初始值。如果OUT 然而，還有另外一種情況，即一旦頻率DCLK發生改變，無論電壓OUT正處于上升、下降或是穩定狀態，根據此時OUT值控制邏輯算法將立刻重新開始。同時，延遲檢測電路將對負載在新工作頻率DCLK下的工作狀態進行檢測。APSM模塊將根據調壓信號SIG對輸出電壓OUT進行自適應調節。因此，控制邏輯算法使得DC-DC變換器模塊之間的相互協調變的更加緊密，優化了變換器的性能，改善了能量轉換的效率。 圖6 DC-DC變換器控制邏輯算的工作原理 為了對DC-DC變換器的輸出電壓紋波進行分析和討論，定義參數e為電壓誤差且e=DDMIN-OUT；參數A(非0和AMAX)為在一個開關周期內控制脈沖APSM的自適應占空比；參數Load為數字負載的等效電阻，而定義為DC-DC變換器輸出電壓OUT的電壓紋波。當具有AVS功能的DC-DC變換器在DCM模式下穩定工作時，將詳細分析在一個開關周期內參數A,Load,和e之間的密切關系。在一個開關周期內輸出電壓OUT和電感電流I的波形如圖7所示，在開關周期開始時，假設變換器的輸出電壓O1小于最小工作電壓DDMIN，則在到(+A)的時間內，有電感電流I： 其中，,為濾波電感值和控制脈沖APSM的時鐘周期。在0時刻，有電感電流I： (6) 從到0的時間內從濾波電容中流出的電荷1為 其中，是濾波電容值。在(+A)時，有電感的峰值電流P： (8) 在0到(+A)的時間內，流入濾波電容的電荷2為 有電壓誤差e為 (10) 聯立式(5)-式(9)代入式(10)，有自適應占空比A 如式(11)，當數字負載的等效電阻Load保持不變時，自適應占空比A將會隨著電壓誤差e的增加而變大，但是A的最大值被限制為最大占空比AMAX。同樣當電壓誤差e不變時，占空比A隨著負載等效電阻Load的逐漸變大而越來越小，且其最小值為A=2OUT/[Load·(INOUT)]。 在時間(+A)到1之間，有I： 在1時刻，電感電流I等于負載電流Load，故 (13) 在(+A)到1時間內流入濾波電容的電荷3為 (15) 聯立式(5)~式(9)和式(12)~式(14)代入式(15)，有電壓紋波 根據式(16)知，當負載等效電阻Load固定時，電壓紋波隨著占空比A的增加而變大。而當A保持不變時，負載越輕則越大。綜合式(16)和式(11)，占空比A隨著電壓誤差e的變化而自適應變化，且正比于e的平方根。因此，如果電壓誤差e突然變大，即DC-DC變換器的輸出電壓OUT突然急劇下降，則占空比A也會立刻增加，這提升了變換器的響應速度但也導致電壓紋波變大。因此負載越輕，占空比A越小，紋波電壓越小。所以，當OUT>DDMIN，控制脈沖APSM的占空比A為零。否則A隨著e的變化而自適應地改變。因此，本文提出的APSM技術改善了輸出電壓的紋波。DC-DC變換器在不同負載下的仿真結果如圖8，變換器輸出電壓OUT的紋波隨著負載的變輕而減小，同時可以明顯看到控制脈沖APSM的跨周期和自適應占空比現象。 圖7 一個開關周期內自適應占空比和電壓誤差之間的關系示意圖 本文中基于PSM DC-DC變換器的AVS技術使用標準0.13 μm CMOS工藝制造，其中芯片版圖面積為1.2 mm2。圖1中顯示的主要模塊都被集成在芯片上，包括功率MOS和驅動電路。片外器件只有濾波電感和濾波電容，其值分別為3.3 μH和2.2 μF。當負載的工作頻率在30~150 MHz范圍內變換時，DC-DC變換器自適應的調節其輸出電壓OUT在0.6~1.5 V之間變化。根據式(2)對數字電路能量消耗的定義。圖9給出了不同的溫度和工藝角下，工作頻率不同時數字負載的能量消耗。在使用本文提出的基于脈沖跨周期DC-DC變換器的自適應電壓調節技術，相比于傳統固定工作電壓的電路最多能節約83%的能量。 圖10給出了當數字負載的工作頻率變化時，DC-DC變換器的輸出電壓OUT對頻率變換的響應波形。如圖10(a)，當數字負載工作頻率從50 MHz變到122 MHz時，電壓OUT變化了大約0.6 V，建立時間大約為35 μs。如圖10(b)，負載工作頻率從161 MHz變到32 MHz時，電壓OUT變化了大約1.1 V時建立時間為65 μs。圖11則給出了數字負載工作頻率從50 MHz變到152 MHz或從152 MHz變到50 MHz時，輸出電壓OUT大約變化了0.9 V。 圖12給出了DC-DC變換器穩定工作時，功率開關的控制脈沖APSM、調壓信號SIG和輸出電壓OUT的測試波形。電壓OUT的紋波大約為50 mV。同時能很明顯的觀察到控制脈沖APSM的自適應占空比及其脈沖跨周期現象。其中，控制脈沖APSM的自適應占空比現象是當輸出電壓OUT趨于穩定時，由于OUT 圖8 不同負載下，DC-DC變換器的仿真結果 圖9 不同溫度、工藝角和頻率下，數字負載的能耗示意圖 圖10 DC-DC變換器頻率追蹤測試波形 圖11 DC-DC變換器上下調壓時頻率追蹤測試波形 圖12 DC-DC變換器穩定工作時，信號VOUT, VAPSM和DSIG的測試波形 表1性能比較 序號文獻[3]文獻[5]文獻[6]文獻[8]文獻[9]文獻[10]本文 輸入電壓(V)/2.6-3.6///1.13.3 輸出電壓(V)0.7-1.01.7-1.81.0-1.20.4-0.80.9-1.8/0.6-1.5 工藝90 nmCMOS0.13 μmCMOS65 nmCMOS22 nmCMOS0.18 μmCMOS40 nmCMOS0.13 μmCMOS 芯片面積(mm2)/5.29/4.0×5.80.9×0.96.51×6.51.2 工作頻率(MHz)40-1452/80010-4553340-145 峰值性能節約87%能量@0.62 V最大效率95%節約13.5%能量節約14.5%能量@0.8 V節約39%能量節約27%能量@1 V節約83%能量 本文提出了基于脈沖跨周期DC-DC變換器的自適應電壓調節技術，通過理論分析和仿真結果驗證了APSM技術和自適應電壓調壓技術的工作原理。由于CPR技術在AVS中的使用，減小了數字電路的工作電壓和能量消耗。通過使用APSM技術，控制脈沖的占空比隨著變換器輸出電壓的變化而自適應地改變，進而改善了輸出電壓的紋波。仿真和測試結果顯示DC-DC變換器根據數字負載工作環境、溫度和頻率的變化而自適應地調節輸出電壓，其在頻率響應階段能穩定工作，同時證實了關于電壓紋波的理論分析。該電路結構在便攜式、可穿戴電子產品和可植入醫療電子等低壓低功耗電子產品中具有廣泛的應用前景。 [1] KONIJNENBURGM, STANZIONE S, YAN L,. A battery-powered efficient multi-sensor acquisition system with simultaneous ECG, BIO-Z, GSR, and PPG[C]. IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, USA, 2016: 480-481. [2] DINI Michele, ROMANI Aldo, FILIPPI Mtteo,. A nanocurrent power management IC for low-voltage energy harvesting sources[J]., 2016, 31(6): 4292-4304. [3] JOSE Luis and NUNEZ Yanez. Adaptive voltage scaling with in-situ detectors in commercial FPGAs[J]., 2015, 64(1): 45-53. doi: 10.1109/ TC.2014.2365963. [4] DANCY A P, AMIRTHARAJAH R, and CHANDRAKASAN A P. High-efficiency multiple-output DC-DC conversion for low-voltage systems[J].(), 2000, 8(3): 252-263. doi: 10.1109/92.845892. [5] ZHEN Shaowei, LUO Ping, and ZHANG Bo. Design of highly integrated power management unit with dual DVS-enabled regulators[J]., 2014, 80: 209-220. doi: 10.1007/s10470-014-0313- 1. [6] WIRNSHOFER M, HEIβ L, GEORGAKOS G,. A variation-aware adaptive voltage scaling technique based on in-siut delay monitoring[C]. IEEE 14th International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), Cottbus, Germany, 2011: 261-266. [7] LUO Ping, FU Songlin, ZHANG Xiang,. An adaptive voltage scaling circuits based on dominate pole compensation [C]. Processing 11th IEEE International Conference on ASIC, Chengdu, China, 2015: 1-4. [8] CHO M, KIM S, TOKUNAGA C,. Post-silicon voltage-guard-band reduction in a 22nm graphics execution core using adaptive voltage scaling and dynamic power gating [C]. IEEE International Solid-State Circuits Conference (ISSCC), San Francisco, USA, 2016: 152-153. [9] ELGEBALY M and SACHDEV M. Variation-aware adaptive voltage scaling system[J].(), 2007, 15(5): 560-571. doi: 10.1109/TVLSI.2007.896909. [10] IKENAGA Y, NOMURA M, SUENAGA S,. A 27% active-power-reduced 40-nm CMOS multimedia SoC with adaptive voltage scaling using distributed universal delay lines[J]., 2012, 47(4): 832-840. doi: 10.1109/JSSC.2012.2185340. [11] KAPAT S, BANERJEE S, and PATRA A. Discontinuous map analysis of a DC-DC converter governed by pulse skipping modulation[J]., 2010, 57(7): 1793-1801. doi: 10.1109/TCSI.2009. 2034888. [12] LIOU W R, YEH M L, and KUO Y L. A high efficiency Dual-Mode buck converter IC for portable applications[J]., 2008, 23(2): 667-677. doi: 101109/TPEL.2007.915047. [13] LUO Ping, LI Zhaoji, and ZHANG Bo. A novel improved PSM model in DCDC converter based on energy balance[C]. 37th IEEE Power Electronics Specialists Conference, Jeju, South Korea, 2006: 1-4. [14] KAPAT S, MANDI B C, and PATRA A. Voltage-mode digital pulse skipping control of a DC-DC converter with stable periodic behavior and improved light-load efficiency[J]., 2016, 31(4): 3372-3379. doi: 10.1109/TPEL.2015.2455553. [15] 羅萍, 李肇基, 熊富貴, 等. 開關變換器的跨周期調制模式[J]. 電子與信息學報, 2004, 26(6): 984-988. LUO Ping, LI Zhaoji, XIONG Fugui,. Pulse-cycle skip modulation in switching converter[J].&, 2004, 26(6): 984-988. [16] 牛全民, 羅萍, 李肇基, 等. Boost 變換器跨周期調制(PSM)的狀態空間平均模型[J]. 電子與信息學報, 2006, 28(10): 1955-1958. NIU Quanmin, LUO Ping, LI Zhaoji,. Space state average model of PSM in boost converter[J].&, 2006, 28(10): 1955-1958. [17] 李航標, 張波, 羅萍, 等. 開關DC-DC變換器的自適應占空比跨周期控制方法[J]. 電子與信息學報, 2014, 36(9): 2265-2271. doi: 10.3724/SP.J.1146.2013.01693. LI Hangbiao, ZHANG Bo, LUO Ping,. Pulse skip with adaptive duty ratio control technique for switching DC-DC converter[J].&, 2014, 36(9): 2265-2271. doi: 10.3724/SP.J.1146. 2013.01693. [18] LI Hangbiao, ZHANG Bo, LUO Ping,. Adaptive duty ratio modulation technique in switching DC-DC converter operating in discontinuous conduction mode[J]., 2014, 78(2): 361-371. doi: 10.1007/s10470-015-0603-2. [19] WEI G Y and HOROWITZ M. A fully digital energy-efficient adaptive power supply regulator[J]., 1999, 34(4): 520-528. doi: 10.1109/ 4.753685. [20] CALHOUN B H, WANG A, and CHANDRAKASAN A. Model and sizing for minimum energy operation in subthreshold circuits[J]., 2005, 40(9): 1778-1786. doi: 10.1109/JSSC.2005.852162. 王東俊： 男，1988年生，博士，研究方向為電源管理技術與功率集成電路. 羅 萍： 女，1968年生，教授，研究方向為電源管理技術與功率集成電路. 彭宣霖： 男，1989年生，碩士，研究方向為電源管理技術與功率集成電路. 甄少偉： 男，1982年生，副教授，研究方向為電源管理、傳感器讀出等模擬、混合信號集成電路設計. 賀雅娟： 女，1978年生，副教授，研究方向為低壓低功耗數字電路設計. Adaptive Voltage Scaling Technique for DC-DC Converter Based on Pulse Skip Modulation WANG Dongjun LUO Ping PENG Xuanlin ZHEN Shaowei HE Yajuan (,,610054,) In order to decrease energy consumption of digital circuits by reducing the supply voltage, an Adaptive Voltage Scaling (AVS) for DC-DC converter based on Pulse Skip Modulation (PSM) is proposed. The AVS technique can scale supply voltage adaptively by probing and tracking the Critical Path Replica (CPR) delay time. To improve the output voltage ripple and efficiency of converter especially in light load, the PSM with Adaptive ratio duty (APSM) also is used. The experimental results show that the output voltage is well regulated from 0.6~ 1.5 V when the operation frequency of load varies within the range of 30~150 MHz. The maximum energy saving of 83% is obtained with the proposed converter compared to the traditional fixed voltage. DC-DC converter; Adaptive Voltage Scaling (AVS); Pulse Skip Modulation (PSM); Critical Path Replica (CPR); Adaptive duty ratio TN624 A 1009-5896(2017)01-0213-08 10.11999/JEIT160283 2016-03-28；改回日期：2016-08-30； 2016-10-17 羅萍 pingl@uestc.edu.cn 國家自然科學基金(61274027)，國家自然科學基金青年基金(61404025) The National Natural Science Foundation of China (61274027), The National Natural Science Youth Foundation of China (61404025)
3 電壓紋波分析
4 測試結果
5 結論
