邱文靜
(南京熊貓漢達科技有限公司,江蘇 南京 210014)
一種全數字接收機的定時同步與載波大頻偏估計方法設計與實現
邱文靜
(南京熊貓漢達科技有限公司,江蘇 南京 210014)
文章根據實際需求采用了先校正頻偏然后再進行定時同步的方法。其中,頻率估計采用了分段FFT相位差法,該方法不需要位定時輔助,可以對大頻偏進行估計;定時同步采用了便于工程實現的Gardner定時同步環,插值器選用了結構簡單插值精度高的三角函數內插法。
頻率估計;定時同步;三角函數內插法
全數字接收機必須解決3個載波頻率誤差估計、符號定時誤差估計和載波相位誤差估計。頻率誤差估計又分為大頻偏條件下的估計和小頻偏條件下的估計。小頻偏一般指頻率誤差小于0.1倍符號速率,而大頻偏則指的是頻率誤差遠超過0.1倍符號速率。當前主流的位定時同步算法對信號的頻偏有嚴格的要求,頻偏超過0.1倍符號速率時定時同步性能迅速惡化。這就要求數字接收機需要先進行大頻偏誤差估計,使得殘留頻差值小于0.1倍符號速率,然后再進行位定時同步。
本文根據實際需求,設計了一種適用于PSK調制方式的通用位定時同步與載波大頻偏估計的方法。其中的頻偏估計采用的是一種利用分段DFT頻譜的相位差的方法,可以采用快速傅氏變換(Fast Fourier Transformation,FFT),運算速度快,特別適合于實時信號處理;位定時同步部分采用了適合于FPGA實現的、結構簡單、內插精度高的三角函數內插算法的Gardner位同步環。該方法已經進行了MATLAB仿真、Modelsim仿真,并完成了FPGA實現,應用到了實際系統中。
將不攜帶調制信息的載波信號進行采樣,采樣率為fs,選取連續兩段,每段采樣點數都為N,得到兩個離散序列。第一段為x1(n)=acos(2πnf0/fs+θ0),第二段為x2(n)=acos(2πnf0/fs+θ1),其中a為原始信號幅度,f0為載波頻率,θ0和θ1為兩端信號的初始相位。
對兩段信號進行N點FFT運算,可以得出f0=fs(k+Δk)/N,k為幅度最大值的位置,Δk是頻率校正分量。由于兩段信號連續,所以簡化處理后可得出相位之間的關系為θ1-θ0=2πΔk。由兩段加相同窗函數的信號FFT變換后的相頻函數在窗函數主瓣內的關系可以得出Δθ=θ1-θ0=θk1-θk0,其中的θk=arctan=(Ik/Rk),Ik,Rk為幅度最大值譜線的虛部和實部。由此可以得出Δk=Δθ/2π。當Δθ□(﹣π,π)時,需要對相位差進行調整,便可得出調整后的頻率校正量為

本文采用的位定時同步環模型是基于Gardner插值算法的。主要由內插濾波器、定時誤差檢測(Timing Error Detection,TED)、環路濾波器和控制器4部分組成,其基本結構如圖1所示。
在全數字接收機中,最佳采樣點不是通過采用得到的,必須通過定時誤差估計控制內插濾波器對采樣數據進行插值運算,從而得到最佳采樣點的近似值。在該模型中,定時誤差檢測模塊產生誤差信號,經過環路濾波和控制器運算后產生插值控制信息,內插濾波器通過反饋過來的插值控制信息進行插值操作,產生的數據送給TED模塊產生新的定時誤差信號,以逐步調整內插時刻,從而使信號盡可能地接近最佳采樣點的值。

圖1 Gardner位定時環路結構
為了驗證算法的準確性,本文從以下兩個方面進行了仿真。
3.1 頻偏估計部分
仿真數據源為真實設備發送的帶頻差的信號,采用BPSK的調制方式,成型濾波器的滾降系數為1,本端使用signaltap將收到的信號采樣并存為txt文件,讀入MATLAB程序中,進行仿真,其中signaltap的采樣時鐘為1.228 8 MHz,信號的符號速率為19.2 K。仿真中取兩段連續數據,每段長度2 048,進行FFT運算。其仿真結果如圖2所示,其中1,3為對頻差和初始相位進行補償之后的信號波形,2,4為原始的信號波形。仿真數據中頻率的校正值為﹣2.1621e+004,大于信號的符號速率。由此可以得出該方法能實現對大頻偏的準確估計。

圖2 MATLAB頻偏估計仿真結果
3.2 位定時同步環路部分
本文的位定時同步環路中內插濾波器選用了內插精度高、適合于FPGA實現的三角函數內插濾波器,N為4時能夠滿足精度要求,且此時算法的實現結構非常簡單,使用乘法器的數量少。其MATLAB描述如圖3所示。

圖3 三角函數內插算法MATLAB程序
仿真利用MATLAB搭建發端平臺,采用BPSK調制方式,升余弦濾波器的滾降系數為1,經過每個符號4個點成型濾波之后又進行512點的內插。接收端抽取值設置為511,然后再進行每個符號4個點的匹配濾波,即本端采樣周期與1/4個符號周期相比較偏小1/512個符號周期,則此時采樣數據存在定時頻偏。其仿真結果如圖4所示,分別表示插值間隔μ,定時檢測誤差以及環路濾波器輸出的NCO的控制字,仿真結果表明當存在定時頻偏時,μ也能夠很快穩定下來,定時誤差也以較快速度收斂,此方法性能良好。

圖4 MATLAB位定時環路仿真結果
本文的設計方法同時在Modelsim上進行了仿真,仿真結果分別如圖5和圖6所示,其中圖5表示存在定時頻偏時,插值間隔的仿真結果,可以看出,μ也能夠很快穩定下來;圖6則當輸入信號為純載波信號時,該模塊很好地完成了頻偏補償功能,輸出信號為直流,這就從另外一個方面證明了該模塊的頻率估計是準確的。

圖5 Modelsim插值間隔仿真結果

圖6 Modelsim頻偏估計仿真結果
本文設計并實現了一種適用于PSK調制方式通用位定時同步與載波大頻偏估計的方法,并進行了MATLAB仿真、Modelsim仿真以及FPGA實現。該方法校正接收端信號可能攜帶的較大頻差的同時完成了定時同步,為后續精確的載波同步以及解調提供了條件。仿真和實際測試表明該設計方法性能良好、穩定可靠。
[1]張公禮.全數字接收機理論與技術[M].北京:科學出版社,2005.
[2]PROAKIS JG.Digital Communication[M].New York:McGraw-Hill,1995.
[3]謝明,張曉飛,丁康.頻譜分析中用于相位和頻率校正的相位差校正法[J].振動工程學報,1999(4):454-459.
[4]GARDNER FM. A BPSK/QPSK timing-error detector for sampled receivers[J].IEEE Transcations on Communication,1986,34:423-429.
[5]GARDNER FM. Interpolation in digital modems-Part I: fundamentals[J].IEEE Transcations on Communication,1993(41):501-507.
[6]ERUP L,GARDNER FM,HARRIS RA. Interpolation in digital modems-Part II: implementation and performance[J].IEEE Transcations on Communication,1993(41):998-1008.
[7]DENGWEI F,ALAN N. WILLSON. Trigonometric Polynomial Interpolation for Timing Recovery[J].IEEE Transactions on Circuits and Systems,2005(2):338-349.
Design and implementation of a method for timing synchronization and large frequency offset estimation in all digital receiver
Qiu Wenjing
(Nanjing Panda Handa Technology Co., Ltd., Nanjing 210014, China)
According to the actual needs, this paper adopts a method that frequency offset correction firstly and then timing synchronization. In this case, the frequency estimation adopts the segmented FFT phase difference method, which can work with no timing synchronization aid, and can estimate the large frequency offset. The timing synchronization adopts the Gardner timing synchronization loop, which is easy to be engineering realized. The interpolator selects the trigonometric polynomial interpolation, which has a simple structure and high interpolation accuracy.
frequency estimation; timing synchronization; trigonometric polynomial interpolation
邱文靜(1982— ),女,江蘇南京。