VTS雷達信號處理器的設計與實現

張榆皓 中國電子科技集團公司第二十研究所

VTS雷達信號處理器的設計與實現

張榆皓 中國電子科技集團公司第二十研究所

本文在對VTS雷達信號處理器分析研究內，主要對VTS系統內雷達信號處理系統研究。雷達信號處理系統是以DSP機制完成信號處理，由邏輯器件與高性能DSP實現，進而對雷達視頻信號有效處理。利用DSP在信號處理內優勢，在噪聲及雜波狀態之下，精確獲取船舶信息，對港口內船舶動態檢測，制定有關信息報告。VTS雷達信號處理器在實際應用內效果顯著。

雷達 VTS DSP 實時處理

VTS是海上運輸快速發展之下產物，可以有效推動港口運輸管理現代化發展建設。VTS系統在實際引用內，國外所研發的VTS設備經濟成本較為昂貴，同時部分設備并不具備漢語能力，我國自主研發的VTS設備，無法有效滿足實際操作要求，VTS系統部分功能無法發揮，進而造成港口運輸應用雷達監控設備情況下，還借助手寫形式，工作人員勞動強度增加，VTS系統利用效率得不到有效提升。

1 VTS系統簡介

VTS系統主要由四部分構成，分別為雷達子系統、雷達數據處理子系統、自動信息子系統、控制中心子系統，具有結構如圖1所示。總線。

圖1 VTS系統結構示意圖

2.1 硬件系統

硬件電路在設計內，采取并行流水模式，主要由四個模塊構成，分別為定時控制模塊、處理模塊、儲存模塊及控制模塊，具體結構如圖2所示。

圖2 雷達子系統電路板模塊示意圖

2 雷達子系統設計

雷達子系統作為VTS系統基礎內容，也是VTS系統標識。雷達子系統是以計算機作為核心，接受雷達所傳輸的視頻及脈沖等信息，借助VTS指令信息，對檢測對象進行識別跟蹤，自動生成檢測報告，并且將報告傳輸到控制中心內。VTS系統在設計內，需要對雷達信號處理過程內存在的特征分析研究：

首先，雷達目標正常情況下較大，最小目標長度也會超過幾十米，進而目標點數也相對較多。保證匹配濾波器設計合理，進而提升目標檢測效果，有效減少干擾目標數量。

其次，雷達信號預處理內，包含大量數據信息，同時數據處理也應該十分集中。因此，雷達信號相對集中。因此，提升儲存空間及流程利用效率，這樣才可以充分發揮出雷達子系統在信號處理上優勢。

最后，雷達子系統在完成信號預處理之后，需要符合實時性特征，進而雷達子系統數據傳輸通道效率應該顯著提升，及時將雷達信號傳輸到上位機內進一步處理雷達信號。因此，雷達子系統應用CPCI

本文所研究的VTS雷達信號處理器是以美國研究公司所研發的DSP芯片作為基礎條件，借助先進VLIW，指令執行速度超過1600mps，進而滿足雷達信號處理能力。在VTS系統芯片內，數據信息儲存空間具有算數邏輯形式，數據信息可以按照實際情況，合理分配儲存器，進而有效滿足VTS系統對于儲存空間及系統系統需求，有效解決雷達子系統在儲存空間內需求。

CPCI有效結合傳統CPI優勢，進而提升工業環境系統性能。CPCI總線在應用內，CPCI總線數據傳輸速率可以顯著提升，CPCI總線頻率為33mhz，數據傳輸速率可以超過132mb。這種數據信息傳輸效率可以有效完成數據集中處理，并且將數據傳輸到上位機內。這種VTS系統硬件設計地方時，可以有效解決傳統雷達子系統在應用內所存在的實時性問題，有效提升VTS系統性能。

2.2 軟件算法設計

按照VTS系統特征，雷達處理器算法在實際應用內，可以有效保證數據信息處理效果，同時數據數量也可以有效減少。

2．2．1 STC

STC在應用內，可以有效提升雷達回波信號倍數控制水平。STC可以有效協調雷達接收機在運營內靈敏性，進而保證回波信號強度及距離。與此之外，所提STC還可以在衰減近距離目標內應用，提升回波強度，具體處理效果如圖3所示。

圖3 STC處理效果示意圖

2．2．2 恒虛警檢測

恒虛警檢測是近幾年所研發出的代表性VTS雷達信號檢測器，是以數字圖像處理技術作為基礎條件，抗干擾性能顯著提升。恒虛警檢測在應用內，可以按照參考單元順序，從大到小對模塊有序處理，進而選擇專門采樣數值，對雜波功率客觀評估，完成整個檢測流程。

雜波處理主要手段為恒虛警檢測，正常情況下由兩種檢測器構成，分別為CA檢測器及OS檢測器。其中OS檢測器主要在多目標及雜波環境下應用，性能比CA檢測器更加優良，進而本文選自OS檢測器。

3 雷達子系統實現

雷達子系統可以對原始視頻信號形式化處理，主要包含三部分內容，分別為雷達信號、數據變換、匹配濾波處理，具體程序如圖4所示。

圖4 雷達子系統程序示意圖

本文所設計的雷達子系統內，應用性能更加優良DSP，進而處理能力要遠遠超過傳統VTS系統，可以有效解決傳統VTS系統在硬件設備所存在的實時處理問題。硬件開發與軟件開發相結合，真正發揮出硬件設備在應用內性能，結合交通管理實際要求，提升VTS系統智能化及系統化水平，減少外部因素所造成的干擾，提升雷達信號處理精確性。

[1]劉建新,陳惠連,向敬成.脈間二相編碼雷達高度表信號處理器的設計及FPGA實現[J].信號處理,2005,04:409-412

[2]張開生,陳明,李春化.雷達信號處理器遠程監控設計與實現[J].火控雷達技術,2014,01:60-64