基于正交調制的頻率特性測量系統改進設計

李小亮， 宋偉中， 王照平， 卲高平

(1. 黃河科技學院 信息工程學院， 河南 鄭州 450000；2. 解放軍信息工程大學 信息系統工程學院， 河南 鄭州 450001)

基于正交調制的頻率特性測量系統改進設計

李小亮1， 宋偉中1， 王照平1， 卲高平2

(1. 黃河科技學院 信息工程學院， 河南 鄭州 450000；2. 解放軍信息工程大學 信息系統工程學院， 河南 鄭州 450001)

對基于正交調制的頻率特性測量系統做了優化設計。基于掃頻信號源頻率輸出范圍為100 kHz～40 MHz。為提高掃頻精度，掃頻模式分為全頻掃描和分段掃描，頻率分辨率有1 kHZ和10 kHZ兩種；為滿足不同測量網絡需求以及提高測量精度，設計了程控增益放大電路，其增益可調范圍為數學34 dB～14 dB，增益步進值為4 dB，使得放大器輸出信號幅度滿足20 mV～5 V要求；采用有效消除噪聲的方法進一步提高了系統測量精度。改進后的測試系統幅頻特性測量誤差小于0.5dB，相頻特性測量精度優于2°。

頻率特性； FPGA； 正交調制； 程控增益

目前,國內頻率特性測試儀的設計絕大部分是采用峰值檢測或有效值檢測方法實現對被測網絡幅頻特性曲線的測量,采用相位差法實現對被測網絡相頻特性曲線的測量[1-2]。電路結構較為復雜,集成化程度不高,穩定性相對較差,測量精度尤其是相位測量誤差較大,而且價格也較貴,限制了其推廣和使用范圍。2013年,業內首次提出應用正交調制原理實現頻率特性測量的全新解決方案,隨即引起了全國電子類各高校及社會的廣泛關注，頻率特性測試儀也再次成為行業研究熱點。其中,文獻[3]和[4]均是基于正交調制原理,采用專用DDS芯片AD9854+處理器實現了一款數字頻率特性測試儀的設計。但其面臨的共同問題主要有3點:一是掃頻范圍不可調整,頻率分辨率較差；二是掃頻信號源輸出幅度固定,無法適應不同測試網絡需要,而且文獻中均采用AD835實現正交調制,其輸入電壓幅度又要求小于1 V,這些都大大限制了該頻率特性測試系統的應用范圍；三是系統中使用的DDS器件AD9854在工作過程中功率超過了4 W,發熱特別嚴重,必須采取必要的措施來降低功耗或者加入冷卻系統,否則會嚴重影響到系統的可靠性。文獻[5]中雖增加了程控衰減模塊,但其采用繼電器控制π型電阻分壓網絡實現衰減,很難保證信號源在整個測試范圍內的完整性及平坦度。為此,本文針對以上缺點采取了一些改進措施,提高了整個頻率特性測量系統的穩定性、測量精度和使用范圍,從而便于產品進一步推向市場。

1 系統總體設計

改進后的頻率特性測試系統電路框圖見圖1。系統主要增加了程控增益放大電路和程控衰減電路，掃頻信號源采用DDS技術、基于CycloneIII系列EP3C16Q240C8器件實現了兩路正交掃頻信號,掃頻范圍為100 kHz～40 MHz,掃頻模式分為全頻掃描和分段掃描。

首先，采用DDS技術在FPGA上輸出兩路正弦正交掃頻信號源,然后經雙通道高速DAC進行數模轉換、7階橢圓低通濾波器濾波后得到兩路等幅同頻、相位相差90°的模擬正交信號I和Q。其次,為滿足不同測試網絡對輸入信號幅度要求,在測量之前對掃頻信號源進行信號調理。再者,調制電路的設計通常采用專用的乘法器芯片實現,而任何的乘法器芯片都對輸入信號幅度有一定要求,而且調制信號的大小直接影響系統的測量精度,因此,被測網絡輸出信號必須經過程控衰減電路,以便達到乘法器電路的輸入幅值要求和滿足測量精度要求。掃頻信號源信號與程控衰減電路的輸出信號經過乘法器電路調制后,再通過有源低通濾波電路LPF濾除高頻信號,分別得到uI2、uQ2兩路緩變的直流信號[6]，再由雙路ADC器件實現對上述兩路緩變信號進行模數轉換,最后的處理器實現數據運算和處理,并通過控制液晶顯示器顯示被測網絡的幅頻特性曲線和相頻特性曲線。鍵盤電路由控制DDS掃頻信號源掃頻模式的按鍵、信號處理電路、程控衰減電路的控制鍵組成。

信號源輸出的兩路正交掃頻信號分別記為I=Asiωt,Q=Acosωt。掃頻輸出的I信號經程控增益、被測網絡和程控衰減單元后為

(1)

其中,A為掃頻信號源輸出幅度,k1和k2分別為程控增益放大電路和程控衰減電路的增益系數,Z(ω)為被測網絡的幅頻特性函數,φ(ω)為相頻特性函數。

It經與掃頻信號源輸出的兩路正交信號I、Q進行調制、低通濾波后分別為:

(2)

(3)

式中k和q分別為乘法器系數和有源低通濾波器的增益。

為簡化電路設計,系統中要求掃頻信號源的輸出幅度為1V,乘法器的增益系數為1,有源低通濾波器帶內增益為2。

uI2、uQ2為緩變的直流分量,再經過雙路12位的ADC采樣轉換,送入處理器進行數據處理、算法變換后便可得到被測網絡的幅頻特性曲線函數和相頻特性函數分別為:

(4)

(5)

式(4)和式(5)即反映了網絡的幅頻特性曲線和相頻特性曲線,最后再將(4)式乘以校正系數K=k1k2,通過顯示設備,便可直觀進行測量。

2 電路部分改進設計

2.1 基于FPGA的正交掃頻信號源設計

基于CycloneⅢ系列EP3C16F256C8器件,應用DDS技術實現正交掃頻信號源設計。掃頻信號源設置全頻掃描和分段掃描兩種模式,其中全頻掃描范圍為100kHz～40MHz,掃頻間隔Δf=10 kHz；分段掃描又分為3個頻段:100kHz～1MHz,1～20MHz,20～40MHz。頻段一的掃頻間隔Δf=1 kHz；頻段二和三的掃頻間隔均為10kHz。可通過按鍵來選擇相應的掃頻頻段。DDS正交掃頻信號源電路見圖2。電路中SELFREQ模塊為頻段選擇模塊,當CHAN[1..0]為掃頻模式輸入端口,控制字為“00”“01”“10”“11”時,分別選擇全頻掃描、頻段1、頻段2和頻段3掃描。為了確保輸出兩路信號正交,ADDER10相位累加器的相位偏移值設為“100H”。圖3為用嵌入邏輯分析儀觀察的掃頻信號源輸出波形。

圖2 DDS正交掃頻信號源電路

圖3 嵌入式邏輯分析儀觀察掃頻信號源輸出波形

2.2 程控增益放大電路設計

在頻率特性測量過程中,不同測量網絡要求輸入信號幅度大小不一。比如在高頻小信號放大電路中,往往要求輸入信號的幅度為毫伏級甚至微伏級,否則可能會造成非線性失真,嚴重時還可能會損壞器件；而在功率放大電路中或一些衰減網絡中,往往又要求輸入信號的幅度要足夠大,否則可能無法在網絡輸出端得到信號,從而導致無法正確測量網絡的頻率特性曲線。因此,為滿足不同測量網絡需求,系統中增加了程控增益放大電路,增益控制范圍-34～14dB,增益控制步長為4dB,輸出信號幅度在20mV～5V內變化。

另外,由于各被測網絡等效輸入阻抗不同,從掃頻信號源索取電流能力不一,因此在程控增益放大器電路的末級,需采用低失真的功率型電流反饋運算放大器,從而提高整個測試系統的穩定性。程控增益放大電路結構如圖4所示,主要由增益調節電路和固定增益功率放大電路構成。

圖4中,ui為正交掃頻信號源輸出電壓,幅度為1V。由于在后級功率放大電路中,增益設置為6dB,為保證程控增益輸出信號幅度實現20mV～5V可調,需設置增益調節電路的輸出范圍為-40dB～8dB。圖5為程控增益放大電路，電路中選用2片VCA824，通過級聯實現增益的控制。VCA824是TI公司提供的寬帶線性可變增益放大器,單片VCA824的增益調節范圍高達40dB。電路中設置電源電壓±5V,RF=RG=453 Ω[8],此時單片VCA824的最大放大倍數為2倍,增益調節范圍為-20～6dB[8],兩級級聯后可實現-40～12dB調節范圍。

圖5 程控增益放大電路

另外,增益控制過程中,由于控制電壓VG的輸入范圍為:-1V～+1V,而數/模轉換器DAC輸出電壓0～2V,因此需對信號進行減法運算實現輸出電壓的轉換,然后對電路實現增益控制。表1為程控增益控制電路控制電壓與輸出增益、輸出電壓對照表。

表1 程控增益控制電路控制電壓與輸出增益對照表

表1(續)

2.3 程控衰減電路設計

調制電路采用ADI公司提供的AD835實現,其輸入信號幅度要求不超過1V[9],因此被測網絡輸出信號必須經程控衰減電路以獲得合適的電壓,再送給下級電路實現正交調制。電路設計仍采用一片VCA824實現增益衰減,反饋電阻RF和增益電阻RG分別選取453Ω[8],控制電壓VG取值范圍為:-1V～0V,因此控制增益衰減范圍為0～20dB。程控衰減電路輸出增益與控制電壓對照見表2。

表2 程控衰減電路輸出增益與控制電壓對照

2.4 噪聲抑制

為減小電源和地引入的共模噪聲以及放大器的直流偏置產生的噪聲影響,在制作程控增益放大電路時做了以下改進:電路中各級放大器之間采用1 μF的隔直電容,從而避免直流偏置電壓逐級放大；在程控放大電路的前級采用全差分高速運放電路,將噪聲電壓轉換為共模信號,從而實現有效抑制。圖6為程控放大電路前級采用全差分轉換電路實現共模噪聲抑制電路。

圖6 全差分電路實現共模噪聲抑制電路

3 軟件部分改進設計

電路中,信號經正交調制、二階低通濾波之后,由STM32F103VC處理器中的兩路12位ADC實現數據采集,并經參數校正、運算處理后完成頻率特性測量,并以分貝(dB)和度數表示。

在對有源低通濾波器輸出的兩路緩變直流信號uI2、uQ2采集過程中,必然存在一些隨機噪聲,包括外部干擾信號的引入的噪聲、測量誤差引起的噪聲和模數轉換過程中基準電源紋波引入的噪聲[10]。這些噪聲都會影響信號在采集過程中的精度,從而影響整個系統的測量精度。為了減小噪聲影響,提高采樣精度,軟件設計中常采用求平均值法來濾除隨機噪聲的影響。為此，設置在每一個頻率點處連續采樣12次,采樣間隔為20 μs,然后去掉最大值和最小值,并計算其余10次測量的平均值即為所需的采樣值,并保存到存儲單元里,然后開始下一次采樣,如此類推,直到完成所有頻率點的測量。AD采樣過程中需設置內部兩路A/D為同步工作組采樣模式,并采用DMA進行數據傳輸[11-12]。ADC采樣控制過程濾波設計流程圖見圖7。

圖7 ADC采樣控制濾波設計流程圖

4 系統測試

測試電路選擇RLC二階陷波電路,電路的中心頻率為12 MHz。測試前,先進行系統的自檢和矯正,即將頻率特性測試儀的輸入端口短接,測量系統在0輸入狀態下自身的頻率特性,以進行校正；然后將掃頻信號源的輸出接入電路輸入端,被測電路輸出端接入系統輸入端,選擇全頻掃描完成頻率特性的測試。實際測量數據見表3。從表3測量數據來看,回路在諧振頻率點,系統所測量的增益誤差最大為-0.5 dB；測量的相位誤差也最大，為1.8°,均滿足設計要求。

表3 頻率特性測量與誤差分析

5 結論

本文對頻率特性測量系統進行改進設計,正交掃頻信號源完全基于FPGA實現,提高了信號源的頻率穩定度；掃頻模式分為全頻掃描和分段掃描,用戶可根據測試需要自由選擇,且進一步提高了掃頻精度；系統中引入程控增益控制和程控衰減電路后,掃頻信號源的輸出幅度擴展至20 mV～5 V,大大提高了系統的適用范圍,并采用多種有效降噪措施提高了系統測量精度。最后,通過對一RLC串聯諧振網路測試,測量結果表明，系統幅頻特性測量誤差小于0.5 dB,相頻特性測量精度優于2°。

References)

[1] 鄭珍,王海,周渭,等.AD8302型相位差測量系統的設計[J].電子科技,2005(11):48-52.

[2] 文時祥,趙菁.基于DSP 的頻率特性測試儀設計[J].電子科技,2011,24(5):41-43.

[3] 陳松,榮軍.一種簡易數字控制頻率特性測試儀的設計[J].電子器件,2015,38(4):868-875.

[4] 孟瑞麗,宋安,張宏群,等.一種數字頻率特性測試儀的設計[J].南京信息工程大學學報(自然科學版),2015,7( 2):137-141.

[5] 李裕.基于零中頻正交解調頻率特性測試儀的設計與實現[D].武漢:華中師范大學,2015:26-27.

[6] 董寶玉,薛嚴冰,馬馳,等.基于AD9854與STM32的頻率特性測試儀設計[J].化工自動化及儀表,2014,41(6):655-659.

[7] THS309x High-voltage,Low-distortion,Current-feedback Operational Amplifiers[EB/OL].[2016-11-23]. http://www.ti.com.cn/cn/lit/ds/symlink/ ths3091.pdf.

[8] VCA824 Ultra-Wideband,>40-dB Gain Adjust Range,Linear in V/V Variable Gain Amplifier[EB/OL].[2016-11-23]. http://www.ti.com.cn/ cn/lit/ds /symlink/vca824.pdf.

[9] AD835-250 MHz,Voltage Output, 4- Quadrant Multiplier[EB/OL].[2016-11-23].http://www. analog. com/ media/en/ technical documentation/ data-sheets/AD835.pdf.

[10] 程利,張琪,程建政.周期性信號中隨機噪聲的延時消除技術研究[J].電子設計工程,2011,19(4):152-154.

[11] 孫啟富,孫運強,姚愛琴.基于STM32的通用智能儀表設計與應用[J].儀表技術與傳感器,2010(10):34-36.

[12] 丁紅斌,秦會斌,孫順遠.基于STM32的虛擬示波器的設計與實現[J].電子器件,2009,32(6):1007-1010.

論文中的斜體

論文中下列場合的字母用斜體：

1) 除pH、HR和HB外，量符號(不論在文字中、還是圖中、還是在表中或作為腳標)；

2) 腳標字母表示變動數時，或腳標字母表示坐標軸時；

3) 表示變量的字母，如x、y；

4) 一般函數符號，如f(x、y)；

5) 表示幾何中點、線、面、體、弧的字母；

6) 表示坐標的字母，如球坐標r、θ、φ;

7) 矢量、張量和矩陣的符號用黑斜體；

8) 化學中表示旋光性、分子構型、構象、取代基位置等的符號；

9) 生物學中屬以下(含屬)的拉丁學名，如E.caballus(馬)、O.sativa(水稻)、his基因。

《實驗技術與管理》編輯部 編錄

Improved design of frequency characteristic measurement system based on quadrature modulation

Li Xiaoliang1, Song Weizhong1, Wang Zhaoping1, Shao Gaoping2

(1. School of Information Engineering, Huanghe Science and Technology College, Zhengzhou 450000, China; 2. School of Information Systems Engineering, PLA Information Engineering University, Zhengzhou 450001, China)

The optimal design of frequency characteristic measurement system based on orthogonal modulation is carried out. The frequency range of the DDS orthogonal sweep frequency signal source based on FPGA is 100 kHz-40 MHz. In order to improve the sweep frequency precision, the sweep mode is divided into the full frequency scanning and segmented scanning, and the frequency resolution has two kinds of 1 kHz and 10 kHz. In order to meet the needs of different network measurement and improve the measuring accuracy, a programmable gain amplifier circuit is designed. Its gain adjustable range is -34 dB-14 dB, and the gain step value is 4 dB, which enables the signal amplitude of the amplifier output to meet the requirements of 20 mV-5 V. By using the method of effective noise elimination, the measurement accuracy of the system is further improved. The amplitude frequency characteristic measurement error of the improved system is less than 0.5 dB, and the phase frequency characteristic measurement accuracy is better than 2°.

frequency characteristic；FPGA；orthogonal modulation; programmable gain

10.16791/j.cnki.sjg.2017.05.025

2016-11-30 修改日期：2017-01-03

河南省科技廳重點科技攻關計劃項目(142102210550)；鄭州市重點建設實驗室項目(ZZLG2014)；鄭州科技局科技攻關項目(20140665)

李小亮(1983—)，男，河南鄭州，碩士，講師，主要研究方向為電子與通信系統.

E-mail：752203315@qq.com

TM935

A

1002-4956(2017)5-0099-06