電源瞬態電流信號高精度測試電路設計與仿真驗證*

張 克 賀 國 張超杰

(1.海軍工程大學動力工程學院 武漢 430033)(2.海軍工程大學管理工程系 武漢 430033)

電源瞬態電流信號高精度測試電路設計與仿真驗證*

張 克1賀 國2張超杰1

(1.海軍工程大學動力工程學院 武漢 430033)(2.海軍工程大學管理工程系 武漢 430033)

電源瞬態電流測試(IDDT)是一種對電路傳統測試方法的新的補充手段,對電路故障診斷具有重要意義。由于電源瞬態電流信號本身具有高速、短暫、易被噪聲干擾等特性,使得IDDT信號難以捕捉。提出一種以三運放儀表放大結構為主體,能有效克服射頻干擾,同時具有軌到軌輸出能力的高性能IDDT片外電流檢測傳感器電路設計。用Pspice仿真捕捉到Sallen-key濾波器電路50us的動態電源電流信號波形,仿真結果表明設計的傳感器電路能夠有效讀取待測的Sallen-key濾波器電路不同故障模式下的IDDT波形,為利用電源瞬態電流測試提供了一種有效手段。

電源瞬態電流； 傳感器； 故障模式； 信號波形

1 引言

隨著集成電路技術的飛速發展,電路的集成度越來越高,電路測試難度不斷增大,測試成本呈指數增長,20世紀90年代美國學者提出了電源瞬態電流測試(IDDT)的概念[1],試圖通過觀察和分析電路在其內部狀態變化時所產生的動態電流,來發現某些不能被其他測試方法發現的故障,其優勢逐步受到研究領域和工業界的研究和關注。IDDT測試過程包含信號提取和故障診斷定位[2]。高性能的信號提取電路是電路故障診斷定位的基礎,也是IDDT測試的硬件要求。國內學者針對IDDT信號提取電路研究較少,但國外的一些研究人員對信號提取電路做了部分研究[3～5],絕大部分研究針對芯片級的電路,把測試電路設計到了被測電路中,但改變了原有電路的結構[5～6]。相對以片外式的傳感器電路在不破壞被測電路結構的前提下,還能提取有效IDDT信號,是最為理想的傳感器電路設計[7～8]。但這種電路級的模擬電路片外IDDT信號提取電路至今仍然缺乏成熟的設計。而在其他領域例如醫學、勘探、農業領域中出現了一些高精度、快速、靈敏度高的電流信號傳感器的運用,這些行業對電流傳感器的技術指標要求和本文研究的IDDT信號具有相似之處,因此借鑒其他行業相關測試技術進展,本文提出一種IDDT信號提取電路,并通過仿真驗證設計電路的有效性,從而為下一步相關電路故障診斷定位奠定基礎[10]。

2 IDDT信號提取電路設計

IDDT信號提取電路的基本工作原理如圖1所示,在被測電路與電源端串接一個電阻RT,阻值設為10Ω。當電源為被測電路正常供電時,電源電流流過電阻RT并產生壓降,當被測電路出現某種故障時,會使電源電流產生瞬間微小的波動,這種電流的波動可以通過電阻RT兩端的瞬間壓降體現出來。利用信號提取電路提取RT兩端的電壓,利用歐姆定律再除以RT阻值便可得到IDDT信號值。

2.1 儀表放大結構

IDDT信號提取電路采用圖2所示的三運放儀表放大結構為主體。它主要由兩級差分放大器電路構成。其中,運放U1,U2為同相差分輸入方式,同相輸入可以大幅度提高電路的輸入阻抗,減小電路對微弱輸入信號的衰減；差分輸入可以使電路只對差模信號放大,而對共模輸入信號只起跟隨作用,使得共模抑制比得到提高。在以運放U3為核心部件組成的差分放大電路中,增加可調電阻Rg在共模抑制比要求不變情況下,可明顯降低對電阻R3和R4,Rf和R5的精度匹配要求,從而使該電路比簡單的差分放大電路具有更好的共模抑制能力。在R1=R2,R3=R4,Rf=R5的條件下,圖2電路的增益Au為

(1)

由式(1)可見,電路增益的調節可以通過改變Rg阻值實現。儀表放大結構具有高增益、直流耦合的特點,它具有差分輸入、單端輸出、高輸入阻抗和高共模抑制比、低噪聲、低線性誤差、低失調電壓和失調電壓漂移、低輸入偏置電流和失調電流誤差等優勢。

AD620是一款單芯片儀表放大器,采用經典三運放改進設計。

圖2 儀表放大結構電路

只需通過調整片內電阻一個電阻便可實現對增益的精確編程(增益=100時精度可達0.15%)。單芯片結構和激光晶圓調整允許對電路元件進行嚴格匹配與跟蹤,從而可確保此電路本身具有高性能特性。

2.2 減小電路射頻干擾

所有儀表放大器都會對帶外小信號進行整流。這種干擾可能會表現為較小的直流電壓失調。高頻信號可以通過儀表放大器輸入端的低通RC網絡濾除,如圖3所示。濾波器根據以下下關系式對輸入信號加以限制,FilterFreq表示濾波器：

(2)

(3)

其中Cd≥10CC。Cd影響差動信號。CC影響共模信號。R×CC的任何不匹配均會降低AD620的共模抑制比(CMRR)性能。為了避免無意中降低CMRR帶寬性能,需確保CC比Cd至少小一個數量級。Cd:CC比值越大,不匹配CC的影響越小。

圖3 IDDT信號提取電路

2.3 軌到軌輸出能力的電路設計

目前流行的傳感器的輸出信號本身就位于供電電壓(或參考電壓)的中點附近。這一優點為同時實現高精度和單電源供電提供了有利條件,并且使得儀表放大器的輸入自然地偏置到中點電壓。正由于這一原因,即使放大器的輸入端不等于地或者負電壓,也能實現較高的精度。

一個以供電電源中點電壓為參考的雙電源儀表放大器AD620和一個軌到軌型運放實現的輸出放大電路具有極高的直流精度。圖3為這種高性能電路的原理圖,它采用單5V電源供電。該電路采用AD620這種精密儀表放大器作為輸入級,并接入一個結型場效應晶體管輸入、軌到軌輸出型雙運放AD822包括(A1、A2)作為輸出級。輸出級的增益固定為3,而總的增益由AD620的Rg決定。在該電路中R3、R4組成分壓器,將供電電源分為一半(2.5V),并可通過微調電位計P微調。該電壓經電壓跟隨器A1緩沖和阻抗變換后,與AD620的參考電源管腳相接,以提供輸出參考電壓Vref。盡管整個電路是在單電源下工作,但是這一特性使放大器具備雙極性輸出能力,其中Vout以2.5V為參考(并非地)。AD822的另一部分被設計成增益3的反相器,從而使AD620輸出范圍只需達到±0.83V就能最終實現±2.5V的輸出范圍。而±0.83V完全在AD620的正常輸出范圍之內,從而保證放大器具有較好的線性度。該IDDT信號提取電路的增益表達式等于AD620電路的增益與反相放大器的增益之積：

(4)

例如,當Rg=21.5(最接近標準值)時,電路的總增益為10。表1總結了Rg取不同值、增益由10變化到1000時的性能變化情況。

表1 采用單5V供電的AD620/AD822復合型儀表放大器的性能總結

注：非線性是在全輸出范圍(0.1V

在該應用中,為了確保電路的線性度,AD620兩個輸入端的輸入電壓必須位于2V～3.5V。例如當電路的總增益等于10時,共模輸入電壓范圍是2.25V～3.25V,此時能夠將滿幅為±0.25的差分輸入信號放大至輸出的±2.5。

其中的反相電路用于緩沖輸出,以便根據A2反饋求和點處的流入總電流調整系統的輸出失調電壓。該失調電流還可由外部或者參考電壓源接電阻來提供。

AD822組成的軌到軌輸出級具有極為干凈的傳輸特性,并且當增益大于300時其小信號帶寬可超過100kHz。此外,它還在Vout的變化范圍0.1V～4.9V內保持極佳的線性度。為減小噪聲的影響,為了減小噪聲影響可以在A2的反饋電阻上并接一個濾波電容以限制電路的帶寬至感興趣的頻段。該電容與R2組成了一節低通濾波器。在實際制作電路時該電容應選用高品質薄膜型或者聚丙烯型,本文沒有使用電容。

3 仿真實驗設計

被測電路用Sallen-key濾波器,圖4是它的電路圖。

圖4 Sallen-key濾波器電路

Sallen-key濾波器是帶通濾波器,中心頻率是25kHz,各元器件的標稱參數值示于圖4中。測試時利用幅值為±10V、頻率為25kHz的三角波作為輸入激勵信號,因為在該三角波信號激勵下,電路中的元器件處于過渡狀態,元器件的故障更能在響應信號中反映出來。測試時在濾波器電源正端與LM741串接阻值為10Ω的電阻RT,被測電路在激勵信號作用下在RT上產生的瞬態輸出電壓響應信號,作為IDDT信號提取電路測試依據,瞬態電流信號等于瞬態輸出電壓除以阻值10。

仿真實驗用OrCAD/Pspice16.6高性能電路仿真軟件,模擬仿真得到設計電路的輸出波形即為被測電路在激勵下IDDT波形,通過比較分析正常狀態下的被測電路IDDT波形圖與故障狀態下被測電路的IDDT波形圖可以區分出電路是否處于故障狀態。

測試時將信號提取電路左側兩個輸入端V-,V+(見圖3)并聯到被測電路RT兩端,在被測電路無故障狀態,在輸入端輸入指定的激勵信號。仿真測試得到設計電路的輸出端波形,這個波形就是被測電路無故障狀態下的瞬態電壓波形,也即轉換后得到的電流波形,如圖5所示。

在Sallen-key濾波器故障類型選取方面,硬故障包括所有電阻電容的開路和短路故障,軟故障則只考慮對電路性能影響較大的元器件。運放LM741是集成電路,可靠性較高不容易出現故障。對電路性能影響較大的可以利用OrCAD仿真軟件進行靈敏度分析得到,對Sallen-key濾波器性能影響較大的是R1、R4、C1、C2(見圖4)。這樣該電路所有故障類型可歸納為表2所示。

表2 濾波器故障模式類型

通過對被測濾波器電路中R1注入斷路、短路以及阻值變為正常情況下的一半和兩倍四種情況,用IDDT信號提取電路仿真測取濾波器電路IDDT波形。首先被測電路故障仿真選擇電阻R1斷路的故障模式。具體方法是在R1所在支路上串聯一個500kΩ電阻用于實現R1斷路。使用上文無故障模式下相同的激勵信號輸入被測電路,得到該故障模式下的瞬態電流波形如圖6中紅色波形所示,綠色波形代表正常狀態下濾波器的IDDT波形。

圖5 無故障狀態下被測濾波器IDDT波形圖

圖6 R1開路與正常情況下濾波器IDDT波形圖

第二個故障模式是在R1上并聯10Ω電阻用于模擬R1短路故障,同樣得到RT兩端的瞬態電流波形如圖7中紅色波形所示,綠色波形代表正常狀態下濾波器的IDDT波形。

圖7 R1短路與正常情況下濾波器IDDT波形圖

第三步模擬R1軟故障,電阻下降到原來一半情況,即R1=1kΩ時,RT瞬態電流仿真波形如圖8中紅色波形所示,綠色波形代表正常狀態下濾波器的IDDT波形。

圖8 R1=1kΩ與正常情況下濾波器IDDT波形圖

R1阻值變為原來兩倍時的IDDT波形如圖9中紅色波形所示,綠色波形代表正常狀態下濾波器的IDDT波形。

圖9 R1=4kΩ與正常情況下濾波器IDDT波形圖

4 仿真結果分析

通過對無故障Sallen-key濾波器電路以及R1開路、短路、阻值增大、減小這五種狀態電路的輸入端注入幅值為±10V、頻率為25kHz的三角波作為輸入激勵信號,使濾波器電路的電源供電線路產生瞬態電流。并通過本文設計的高性能IDDT信號提取電路捕捉到了1.00ms～1.40ms間電路狀態穩定時取10個波形周期相應的瞬態波形圖,如圖6～9中紅色波形所示。從IDDT傳感器捕捉到的瞬態電源電流波形中可以清晰直觀看到400us的高速電流跳動,如此短的時間包含了更多的電路狀態信息。比較圖6中兩個波形很容易看到R1斷路和正常狀態下IDDT波形有明顯的差異。同樣在圖7～9中通過比較紅色與綠色波形很容易發現出故障狀態與正常情況下濾波器的波形圖存在顯著的差別。

分析正常狀態下與設定R1各種軟硬故障模式下仿真得到的IDDT波形,容易看出R1故障模式與正常工作時存在顯著的差異,足以分辨出濾波器電路中R是否存在故障。進一步分析四種故障狀態下的波形圖6～9也足以分辨出R1在不同故障類型下的IDDT波形存在顯著的差別。

5 結語

仿真結果證明,本文設計的IDDT信號提取電路能夠區分故障類型的減少射頻的干擾實現高精度電源瞬態電流測試,并能得到理想波形圖。從仿真結果可以清晰地看出故障模式與正常情況下工作時IDDT波形存在顯著差異。后續可用類似的仿真方法得到被測電路其他元器件出現故障時的IDDT波形,并運用合適的算法歸納出電路中不同元器件出現故障時的波形特點,則可最終運用IDDT波形進行被測電路的故障定位。

[1] Su T, Makki R Z, Nagle T.Transient power supply currentmonitoring-A new testmethod for CMOS VLSI circuits[J].Electronic Testing:Theory and Applications, 1995,6(1):23-44.

[2] 王承,陳光禹,謝永樂.基于動態電源電流測試的模擬電路故障診斷[J].系統工程與電子技術,2005,3(03):413-416.

[3] B．Alorda,J．Sequra．An Evaluation of Built-in VS．Off-Chip Strategies for On-line Transient Current Testing[C]//9th IEEE intemational On-line Testing. Symposium,2003:178-182.

[4] Papakostas D.K., Hatzopoulos .A Unified Procedure for Fault Detection of Analogue and Mixed-mode Circuits Using Magnitude and Phase Components of the Power Supply Current Spectrum[J]. IEEE Tr. Instrumentation and Measurement, 2008, 11(57):2589-2595.

[5] M. Dimopoulos, A. Spyronasios, D. Papakostas, B. Vassios.Analog and Mixed-Signal Testing by Wavelet Transformations of Power Supply Current Measurements[C]//16th International Conference Mixed Design of Integrated Circuits and Systems, 2009:505-580.

[6] Shohei Suenaga. Built-in IDDT appearance time sensor for detecting open faults in 3D IC[C]//2013 3rd IEEE CPMT Symposium Japan,2013:1-4.

[7] Yong Zhao, Hans G. Kerkhoff.Unit-Based Functional IDDT Testing for Aging Degradation Monitoring in a VLIW Processor[C]//Digital System Design, 2015:353-358.

[8] Alorda B,Bloechol B,Keshavarzi A.Chardin:an off-chip transient current monitor with digital inerface for production testing[C]// Proc. of ITC 2003,2003:719-726.

[9] R. Makki. Transient power supply current testing of digital CMOS circuits[C]//IEEE Int. Test Conf, 1995:892-910.

[10] 朱彥卿,何怡剛,陽輝.基于電流測試的混合信號電路故障檢測和定位[J].系統工程與電子技術,2007,10(29):1768-1772.

Design and Simulation Verification of A High-precision Power Supply Transient Current Signal Extraction Circuit

ZHANG Ke1HE Guo2ZHANG Chaojie1

(1. College of Power Engineering,Naval University of Engineering, Wuhan 430033)(2. School of Management Engineering,Naval University of Engineering, Wuhan 430033)

Power supply transient current test (IDDT) is a new supplementary means of traditional circuit test methods with great significance. Since the power supply transient current signal itself has the characteristics of high-speed, short-lived and susceptible to noise, etc., making it difficult to capture IDDT signal. A three-op-amp instrumentation amp is proposed as the main structure which can overcome RF interference while having rail to rail output capability, high-performance off-chip IDDT current sensor. With Pspice simulation to capture the dynamic supply current waveform Sallen-key filter circuit 50μs simulation results show that the design of the sensor circuit can effectively read IDDT waveform under different failure modes, enabling power supply transient current test.

power supply transient current, sensor, failure mode, signal waveform

TN402

2016年9月8日,

2016年10月26日

國家自然科學基金青年基金《基于動態電源電流的艦船動力監控系統模擬電路故障診斷》(編號：5150090320)資助。作者簡介:張克,男,碩士研究生,研究方向:艦船動力裝置自動化與仿真技術。賀國,男,博士,教授,研究方向:艦船動力裝置自動化與仿真技術。張超杰,男,博士,講師,研究方向:艦船動力裝置自動化與仿真技術。

TN402

10.3969/j.issn.1672-9730.2017.03.026