基于AD9914的多波形產生器的設計與應用

付道文，羅 明

(西安電子科技大學，陜西 西安 710071)

基于AD9914的多波形產生器的設計與應用

付道文，羅 明

(西安電子科技大學，陜西 西安 710071)

針對AD9914控制器，提出了地址設計方法和通用的異步并行接口設計，使得該控制器不再限于控制AD9914產生單一種類的信號，而是可以產生單頻率信號、線性調頻信號和相位編碼信號，同時這些波形既可以是連續波信號也可以是脈沖信號，闡述了高實時性的系統結構，適用于產生頻率捷變脈沖雷達信號，并給出了硬件產生的雷達波形效果。

雷達信號；AD9914控制器；現場可編程門陣列；直接數字合成

0 引 言

現代戰場形勢復雜多變，隨之而來的電磁環境也復雜多樣，電子戰裝備為具有更高的抗干擾性能，不得不提出更高的要求，以抵御來自復雜多變的環境干擾。在現代戰場上，雷達作為“電子眼”，發揮著巨大的作用，也決定著其重要地位[1-7]。雷達信號源[8-9]作為雷達系統中的核心，起著舉足輕重的作用。隨著雷達在軍事和民事中的應用越來越廣泛，對現代雷達信號產生技術也就提出了更高的要求，雷達信號源的設計對整個雷達系統的作用也日益體現。雷達信號源可以通過專門的頻率合成技術[10]來產生，頻率合成技術包括：直接頻率合成、鎖相環頻率合成和直接數字頻率合成等。

直接數字頻率合成(DDS)技術[11-12]是一種新式的信號合成技術。它具有靈活多變、頻率分辨率高、操作方便、頻率切換速度快、輸出相位噪聲低、全數字化實現、參數可編程、重量輕、體積小、便于集成等諸多優點，使得其廣泛應用于雷達信號設計方面。本文采用現場可編程門陣列(FPGA)設計直接頻率合成芯片AD9914控制器。

1 應用系統結構

通常脈沖雷達信號的重復周期是幾μs至幾百μs，圖1所示為二相編碼雷達脈沖信號，碼元寬度為1 μs，這就使得雷達系統的實時性要求很高。一般采用微處理器直接控制AD9914不能滿足要求，采用FPGA控制是一種極好的解決方案。

為了簡化微處理器操作，本文提出基于圖2所示的應用系統結構。FPGA作為微處理器控制AD9914的中間橋梁，負責解析微處理器下發的指令，從而控制AD9914產生各種所需的雷達波形。為了敘述方便，不作更多的說明，以下將AD9914控制器簡稱為控制器。微處理器與控制器之間的數據通訊采用異步并行接口，而在微處理器端的LOAD、INT1和INT2引腳用于實現頻率捷變脈沖信號。

2 AD9914控制器整體結構

2.1 控制器內部結構

整個控制器主要是由地址先進先出(FIFO)模塊、數據FIFO模塊、譯碼單元、控制單元、OSK處理單元、IOUPDATE處理單元、OSK沿處理單元和隨機存儲器(RAM)地址生成單元組成，如圖3所示。

地址FIFO模塊的功能是作為地址指令的緩存，控制器地址FIFO緩存處理器傳送過來的地址指令。

數據FIFO模塊的功能是緩存數據指令，控制器數據FIFO緩存處理器傳送過來的數據指令。

譯碼單元的功能是對地址FIFO和數據FIFO空間內緩存指令逐一地進行譯碼操作。

控制單元的功能是負責控制脈沖重復周期、脈沖寬度和碼元寬度以及對各種類型的波形控制，譯碼單元和控制單元是整個控制器的核心部分。

OSK處理單元的功能是控制AD9914引腳OSK的輸入電平，以便對芯片進行選擇允許還是禁止輸出。

IOUPDATE處理單元的功能是控制AD9914引腳IOUPDATE的輸入電平，以便對芯片進行更新操作。

OSK沿處理單元的功能是分別檢測脈沖的起始時刻和結束時刻，以短脈沖的形式將相關信息傳遞給處理器。

RAM地址生成單元的功能是當系統需要產生相位編碼雷達信號時，存儲在RAM中的數據就會有序地被讀出來，而這些數據預先存儲在RAM中，并且與相位編碼信息密切相關。

此外，控制器還提供處理器對AD9914芯片的功耗和復位控制，并且兼容8 bit 和 16 bit 異步并行存儲接口。

總結：微控制器發送指令至FIFO緩沖器，指令包含地址信息和數據信息。當微處理器以短脈沖的形式發送加載LOAD信號至AD9914控制器后，控制器內的譯碼單元將地址FIFO和數據FIFO空間內的緩存指令逐一取出并有序地對其進行譯碼，直至FIFO緩沖空間內的指令被執行完為止。控制單元根據譯碼的結果對AD9914進行相應的操作，從而產生所需的雷達波形。該控制器極大地簡化了微處理器的操作，將所有的時序和控制操作交付至控制器，以控制AD9914產生高性能的雷達信號。開發該AD9914控制器使用的軟件是ISE14.7，采用Verilog HDL語言，圖4為設計截圖。

2.2 AD9914控制器地址設計

根據圖3控制器內部結構，本文采用的AD9914控制器地址分配空間如表1所示。

其中ADDR和DATA分別是根據圖2所示AD9914的輸入地址和數據。下面詳細講解各部分地址的作用，本文中的數據均采用十進制。

(1) 地址空間0～111：直接映射至AD9914內部寄存器，對該地址空間寫操作，將直接對AD9914寄存器操作。該控制器兼容對AD9914進行8 bit和16 bit異步并行寫操作，根據地址202操作，可對數據位進行選擇。

(2) 地址128：微處理器發送碼元寬度指令信息至控制器。有效數據是32位，此操作應控制AD9914產生相位編碼脈沖信號。

(3) 地址129：微處理器發送脈沖寬度指令信息至控制器。有效數據是32位，此操作應控制AD9914產生脈沖信號。

(4) 地址130：微處理器發送脈沖重復周期指令信息至控制器。有效數據是32位，此操作應控制AD9914產生脈沖信號。

(5) 地址131：微處理器發送脈沖重頻抖動指令信息至控制器。有效數據是32位，此操作應控制AD9914產生脈沖信號。

(6) 地址132：微處理器發送AD9914內部寄存器更新操作至控制器，由于不要提供數據，數據位無效。

表1 AD9914地址空間詳細分配示意圖

(7) 地址192：微處理器發送AD9914的省電控制操作至控制器。最低數據位為1時，開啟省電操作；為0時，省電操作忽略。

(8) 地址193：微處理器發送AD9914的復位控制操作至控制器。最低數據位為1時，復位操作有效；為0時，復位操作忽略。

(9) 地址194：微處理器發送設置AD9914的脈沖操作至控制器。最低數據位為1時，產生脈沖信號；為0時，產生連續波信號。

(10) 地址195：微處理器發送設置AD9914的線性調頻輸出保持操作至控制器。最低數據位為1時，線性調頻信號保持輸出；為0時，操作忽略。

(11) 地址196：微處理器發送設置AD9914的線性調頻掃頻方向操作至控制器，以控制線性調頻工作狀態時的掃頻方向——低掃頻還是高掃頻。

(12) 地址197：微處理器發送設置AD9914的OSK操作至控制器，手動設置AD9914的OSK引腳輸入電平狀態。

(13) 地址198：微處理器發送設置AD9914的單頻模式操作至控制器，控制AD9914單頻輸出。低3位選擇所需的Profile輸出。

(14) 地址199：微處理器發送設置AD9914的線性調頻模式操作至控制器，控制AD9914線性調頻輸出。最低數據位為1時，表示低掃頻；為0時，表示高掃頻。

(15) 地址200：微處理器發送設置AD9914的相位編碼模式操作至控制器，控制AD9914相位編碼信號輸出。

(16) 地址201：微處理器發送設置AD9914的CFG操作至控制器。低4位控制AD9914的功能引腳CFG輸入狀態。此功能作為預留。

(17) 地址202：微處理器發送設置AD9914的數據位寬操作至AD9914控制器。最低數據位為1時，采用8 bit數據位寬操作；為0時，采用16 bit數據位寬操作。

(18) 地址空間2 048～4 095：對應Profile-RAM存儲空間，微處理器可以修改其中內容，以實現更多形式的相位編碼信號輸出。有效數據是32位。

總結：當雷達系統需要產生線性調頻[13]脈沖信號時，微處理器只需要將以下操作指令發送至AD9914控制器：

(1) 線性調頻寄存器(對應地址16～35)，允許外部OSK引腳控制輸出(對應地址1)和選擇線性調頻模式輸出(對應地址為6)；

(2) 脈沖寬度(對應地址129)，脈沖重復周期(對應地址130)和脈沖重頻抖動 (對應地址131)；

(3) 設置脈沖選擇操作 (對應地址194)和選擇線性調頻模式 (對應地址199)。

同理，當雷達系統需要產生線性調頻連續波信號時，只需要發送與線性調頻相關的指令至AD9914控制器，而無需發送與脈沖相關的指令(如脈寬和禁止OSK引腳控制等)。產生單頻信號和相位編碼信號的過程類同。

2.3 頻率捷變脈沖雷達信號產生過程

如圖5所示，S1為頻率捷變脈沖雷達[14-15]信號，先后產生雷達脈沖1，所對應的重復周期為T1；雷達脈沖2，所對應的重復周期為T2；雷達脈沖3，所對應的重復周期為T3。以上3個脈沖的信號頻率、脈沖寬度和脈沖重復周期各不相同。由于較短的雷達脈沖重復周期為10 μs左右，這就使得在數μs空閑時間內，必須要對AD9914參數進行重新配置，這就極大提高了雷達系統對實時性的要求。

本文著力設計產生頻率捷變脈沖雷達系統。根據圖5所示，S1代表AD9914產生的頻率捷變脈沖雷達信號，S2代表控制器發送給微處理器的脈沖起始信號，對應圖2的控制器端的OSK_ri信號(也對應圖2中微處理器端為INT1上升沿中斷信號)，S3代表控制器發送給微處理器的脈沖結束信號，對應圖2中控制器端的OSK_fa信號(也對應圖2中微處理器端為INT2上升沿中斷信號)，S4代表著微處理器發送給控制器加載指令信號，對應圖2中的LOAD信號。

當控制器對AD9914合理配置時，AD9914芯片的功能引腳OSK的電平控制AD9914信號的輸出。當OSK引腳輸入為高電平時，AD9914芯片允許輸出；當OSK引腳輸入為低電平時，AD9914芯片禁止輸出，所以控制器就可以通過改變OSK引腳的電平狀態來控制AD9914輸出脈沖信號。當OSK引腳的電平狀態由0跳變成1時，允許AD9914輸出，控制器的OSK沿處理單元模塊就會捕獲OSK引腳輸出的上升沿，控制器再將OSK引腳上升沿信號以短脈沖OSK_ri(中斷INT1)的形式反饋給微處理器，以告知微處理器控制脈沖的起始時刻。微處理器不斷地檢測INT1的中斷信息，當微處理器接收到控制器發過來的INT1中斷信號后，通過異步并行總線(地址ADDR信號線、數據DATA信號線和寫WR信號線)方式可以將下一個脈沖的相關信息(如脈沖信號頻率、脈沖重復周期和脈寬等)發送至控制器的指令緩存空間，也就是在時刻點①與時刻點②之間的時間內。AD9914的OSK引腳的電平狀態由1跳變成0，禁止AD9914的輸出，控制器的OSK沿處理單元模塊就會捕獲OSK引腳輸出的下降沿，控制器再將OSK引腳下降沿信息以短脈沖OSK_fa(中斷INT2)的形式反饋給微處理器，以告知微處理器控制脈沖結束的時刻。微處理器不斷地檢測INT2的中斷信息，當微處理器接收到控制器發過來的INT2中斷信號后，會通過短脈沖LOAD信號告知控制器此刻開始需要解碼指令緩存空間的指令，這些指令包含著下一個脈沖的重復周期、脈寬和頻率等信息，控制器解碼時間是在時刻點②與時刻點③之間。

當控制器檢測到微處理器發送過來的短脈沖LOAD信號時，在其內部就會觸發對指令緩存空間的指令進行解碼操作，這些指令會逐條有序地從FIFO指令緩存空間中取出，并被譯碼和執行，直至取空指令緩存空間。從指令解碼的過程中，控制器有時需要發送一條或多條命令(如寫寄存器操作)給AD9914，而解碼過程是在時刻點②與時刻點③之間，在此期間內，AD9914是沒有信號輸出的，故不會影響當前脈沖的狀態，從而達到頻率捷變的效果。

3 雷達信號波形效果

由于產生脈沖雷達信號時需要考慮脈沖雷達信號的重復周期和脈沖雷達信號的脈寬，當需要統計所產生的脈沖數目時，就保證首個脈沖盡可能地完整、不能畸形，這就使得產生脈沖雷達信號較之連續波雷達信號更為復雜，考慮的因素也會更多。圖6所示為示波器捕獲通過控制AD9914產生的二相編碼脈沖雷達信號，所設置信號的初相位為0和π。從圖中可以清晰地區分出2種相位，并且所產生信號的質量很好，可以達到系統的要求。

雷達系統產生頻率捷變雷達信號需要高度實時性。圖7所示為示波器捕獲通過控制AD9914產生的雷達信號，一共有3個脈沖雷達信號，前2個為二相編碼脈沖雷達信號，最后一個是線性調頻脈沖雷達信號。從雷達信號波形效果來看，信號從第2個脈沖變化為第3個脈沖時，第3個脈沖完整，并未發生信號畸形，而對于產生頻率捷變脈沖雷達信號亦可達到同樣的效果，只不過是修改頻率參數。

4 結束語

本文的研究內容偏重于工程實踐，力求達到“理論應用于實踐，實踐基于理論，真正達到理論與實踐相結合”的設計要求。此設計的AD9914控制器可以適用于高實時性要求的雷達系統，并且通過控制器來控制AD9914產生各種雷達信號波形，可以產生單頻率信號、線性調頻信號和相位編碼信號，同時這些波形既可以是連續波信號也可以是脈沖信號，囊括了大多數設計的要求，這也是本文的特色之處。在本文中，還著重分析和介紹通過此控制器控制AD9914產生頻率捷變脈沖雷達信號，并且采用通用的異步并行接口，因此可以簡易地嵌入實際工程實際中，此外，還可以封裝成FPGA的IP核，使得設計更為高效。如果實際系統工程(不僅僅是雷達系統)使用AD9914作為信號源，那么本文所設計的AD9914控制器具有很強的工程實用性。

[1] 李倩.AD9910在雷達信號源中的應用[J].四川兵工學報,2013(7):19-21.

[2] 楊小勇,毛瑞娟,許林華.基于FPGA的AD9910控制設計[J].電子設計工程,2011(2):150-153.

[3] 崔竹,范照盛,胡志慧.基于AD9910的寬帶LFM信號源設計[J].國外電子測量技術,2010(10):55-58.

[4] 杜玉華,丁駿.一種基于AD9910的高性能信號產生器的設計[J].常州工學院學報,2011(S1):6-11.

[5] 張克舟,陸洪濤,施敏良.基于AD9910的寬帶捷變頻頻率合成器設計[J].國外電子測量技術,2011(8):73- 76.

[6] 時慧.基于AD9910的線性調頻信號發生技術[J].科技信息,2010(17):423-426.

[7] Analog Devices Inc,AD9914 Datasheet[EB/OL].(2012-09-11).http://www.analog.com /media /en /technical-documentation/data-sheets/AD9914.pdf.

[8] 趙國慶.雷達對抗原理[M].西安:西安電子科技大學出版社,1999.

[9] 承德寶.雷達原理[M].北京:國防工業出版社,2008.

[10]惲小華.現代頻率合成技術綜述[J].電子學報,1995(10):148-151.

[11]徐曉東,王西鋒,時芳,等.基于高速DDS芯片的寬帶低雜散信號產生器的設計與實現[J].雷達與對抗,2007(4):32-35.

[12]陶益凡.基于DDS的信號發生器研制[D].南京:南京信息工程大學,2004.

[13]陳天樂,程翔.基于AD9914的線性調頻連續波模塊設計[J].電子制作,2015(5):20-22.

[14]宋全祥.頻率捷變技術與單脈沖技術兼容的研究[J].現代雷達,1994(3):20-23.

[15]侯群.頻率捷變技術在單脈沖雷達上的應用[J].無線電工程,1998(4):16-17.

Design and Application of Multi-waveform Generator Based on AD9914

FU Dao-wen，LUO Ming

(Xidian University，Xi’an 710071，China)

This article brings forward the address design method and current asynchronous parallel interface design for AD9910 controller,so the controller is no longer limited to control AD9914 to generate single type of signal but single frequency signal,linear frequency modulation signal and phase encoded signal,and these waveforms may be either continuous wave signal or may be pulse signal.This paper also expatiates the system architecture of high real-time characteristics,which is adapted to generate a frequency-agile pulse radar signal.Finally,radar wave effect generated by the hardware is given.

radar signal；AD9914 controller；field programmable gate array；direct digital synthesis

2015-11-10

TN741

A

CN32-1413(2017)01-0099-06

10.16426/j.cnki.jcdzdk.2017.01.022