具有自校準功能的多通道數(shù)字下變頻器設(shè)計*

吉煒寰，黃 磊，鄒玉煒

（1.河南職業(yè)技術(shù)學(xué)院電氣工程系，鄭州450046；2.東南大學(xué)電氣工程學(xué)院，南京210096；3.安陽師范學(xué)院物理與電氣工程學(xué)院，河南安陽455000）

具有自校準功能的多通道數(shù)字下變頻器設(shè)計*

吉煒寰1*，黃 磊2，鄒玉煒3

（1.河南職業(yè)技術(shù)學(xué)院電氣工程系，鄭州450046；2.東南大學(xué)電氣工程學(xué)院，南京210096；3.安陽師范學(xué)院物理與電氣工程學(xué)院，河南安陽455000）

針對多通道通信雷達系統(tǒng)中下變頻器件功能單一及幅相校準電路實現(xiàn)復(fù)雜的問題，采用多模式全流水線坐標旋轉(zhuǎn)數(shù)字計算機設(shè)計了一種改進的全數(shù)字下變頻電路。改進的設(shè)計在輸入端利用其旋轉(zhuǎn)模式實現(xiàn)數(shù)字下變頻功能，在基帶端利用其向量模式計算通道幅相誤差并形成反饋補償，具有精簡的硬件系統(tǒng)結(jié)構(gòu)。閉環(huán)實驗結(jié)果表面，系統(tǒng)自校準后的基帶幅度誤差控制在0.08 dB內(nèi)，相位誤差控制在0.15°內(nèi)，進一步驗證了提出方法的可行性和正確性。

電路設(shè)計；數(shù)字下變頻；坐標旋轉(zhuǎn)數(shù)字計算機；通道自校準；幅相誤差；現(xiàn)場可編程門陣列

數(shù)字下變頻器件DDC（Digital Downconverter）廣泛應(yīng)用于現(xiàn)代無線電設(shè)備中，尤其是通信與雷達系統(tǒng)［1-2］。它將數(shù)字化的射頻/中頻信號通過混頻、抽取和濾波等處理變換為低速率基帶信號供設(shè)備后續(xù)處理。為了消除多通道陣列系統(tǒng)間的幅相誤差，提高通信質(zhì)量，非常有必要對基帶信號進行通道校準［3-4］。由于大多數(shù)DDC器件并不含有通道校準功能，硬件工程師往往需要設(shè)計額外的校準電路。Kyeong［5］提出了一個簡化的CDMA上行鏈路原理圖，該方案為了同時實現(xiàn)下變頻和校準功能，需要設(shè)計多個硬件處理模塊，不僅響應(yīng)速度較慢，也增加了調(diào)試難度，且硬件成本隨著通道數(shù)的增加而線性增長。趙良羽［6］和陳錚等［7］均提出了數(shù)字中頻信號處理方法。但依然存在集成度不高、處理通道間幅度誤差和相位誤差都比較大的問題。隨著集成電路技術(shù)和片上系統(tǒng)的發(fā)展，將多個硬件模塊的功能集成在單個芯片上成為了可能［8］。本文基于現(xiàn)場可編程門陣列技術(shù)，設(shè)計了一種數(shù)字下變頻IP核，利用流水線坐標旋轉(zhuǎn)數(shù)字計算機CORDIC（Coordi?nate Rotation Digital Computer），實現(xiàn)了下變頻和通道幅相誤差校準功能，簡化了硬件系統(tǒng)的復(fù)雜度，提高了系統(tǒng)的處理效率。

1 CORDIC算法描述

CORDIC算法最早由Voldaer J［9］提出，用于正余弦函數(shù)的計算，基本原理是通過一系列固定且有限的坐標角度旋轉(zhuǎn)，逐步逼近目標向量，角度旋轉(zhuǎn)采用移位和加法運算實現(xiàn)。為了增加CORDIC的適用范圍，Walther J S［10］設(shè)計了CORDIC算法的統(tǒng)一方程式，在該方程下，CORDIC算法適用于圓周系統(tǒng)、雙曲系統(tǒng)和直線系統(tǒng)。以圓周系統(tǒng)為例，假設(shè)一個二維坐標向量p=RP中，經(jīng)過逆時針旋轉(zhuǎn)θ角度后，新的向量表示為：

式中，R被稱為迭代旋轉(zhuǎn)矩陣，通過提取矩陣中的幅度因子cosθ，R矩陣可被重寫為：

式中，tanθ可以用某個固定的常系數(shù)2-i替換，這樣，在硬件系統(tǒng)中式（2）可通過簡單的移位和加法運算實現(xiàn)，在每一級迭代矩陣中，旋轉(zhuǎn)角度θ均為一定值，旋轉(zhuǎn)方向的判斷，則依據(jù)向量工作在哪種模式。單級迭代方程表示為：

式中，δi代表向量旋轉(zhuǎn)方向，正值代表順時針旋轉(zhuǎn)。在旋轉(zhuǎn)模式下，δi的判斷依據(jù)為δi+1=sign（αi），通過在迭代中不斷減少向量角度，直至αi+1→0，最終CORDIC計算機將無限逼近目標向量，結(jié)果表示為：

式中，K0為常系數(shù)縮放因子，αd為輸入的初始旋轉(zhuǎn)角度。在向量模式下，δi的判斷依據(jù)為δi+1=sign（bi），初始旋轉(zhuǎn)角αd設(shè)為0，通過在迭代中不斷減少縱坐標的幅值，直至bi→0，最終CORDIC計算機將使向量旋轉(zhuǎn)至橫坐標，橫坐標的幅值即為原始向量的模，總的旋轉(zhuǎn)角度即為原始向量的相角，結(jié)果表示為：

2 流水線多模式CORDIC設(shè)計實現(xiàn)

采用FPGA設(shè)計了16級流水線CORDIC電路，同單級狀態(tài)機迭代的方式相比，處理速度更高，系統(tǒng)由四個模塊組成：象限折疊預(yù)處理模塊、16級CORDIC旋轉(zhuǎn)模塊、幅值變換處理模塊、模式選擇模塊，設(shè)計原理如圖1所示。

圖1 流水線CORDIC電路原理圖

由于CORDIC向量旋轉(zhuǎn)最大可調(diào)節(jié)范圍為-99.88～99.88°，為了實現(xiàn)圓周范圍內(nèi)旋轉(zhuǎn)，利用三角函數(shù)的對稱性對輸入的旋轉(zhuǎn)角度進行預(yù)處理，同時對輸出向量坐標進行幅值變換，具體方法是：

當(dāng)αd∈[0,π/2]時，a=a16,b=b16；

當(dāng)αd∈(π/2,π]時，a=-b16,b=a16；

當(dāng)αd∈(π,3π/2]時，a=-a16,b=-b16；

當(dāng)αd∈(3π/2,2π]時，a=b16,b=-a16。

模式選擇寄存器用于設(shè)定CORDIC電路工作于向量模式還是旋轉(zhuǎn)模式，對于單級旋轉(zhuǎn)單元來說，不同的工作模式影響內(nèi)部加減法器的符號位。當(dāng)Smod=1時，旋轉(zhuǎn)單元工作在旋轉(zhuǎn)模式，當(dāng)Smod=0時，旋轉(zhuǎn)單元工作在向量模式。針對16級迭代CORDIC電路，總的幅度縮放因子：

由于所有通道均進行了同比例放大，因此無需對該值進行校正［11-12］。

2.1 旋轉(zhuǎn)模式下的改進數(shù)字變頻

單個上行鏈路通道的傳統(tǒng)結(jié)構(gòu)如圖2所示。

圖2 傳統(tǒng)單通道簡化原理圖

假定來自A/D器件的中頻（IF）信號表示為Asin(ωt+φ)，來自數(shù)控振蕩器（NCO）的正交信號表示為ejω0t=sin(ω0t)+jcos(ω0t)，幅相校準因子表示為，其中Am代表幅度誤差，Pm代表相位誤差。圖2的整個處理流程用數(shù)學(xué)表達式表示為：

式中，LPF{·}表示低通濾波，用于濾除混頻后產(chǎn)生的高頻分量，由于低通濾波器為線性系統(tǒng)，補償向量作為常系數(shù)可以代入括號中，得到：

在CORDIC旋轉(zhuǎn)模式下，如果將初始迭代向量p=(a0,b0)T中的坐標設(shè)為：

設(shè)令初始旋轉(zhuǎn)角度為αd=ω0t+Pm，則代入式（4）后可得到：

該結(jié)果和式（6）有完全一致的形式，同時實現(xiàn)了混頻和通道校準的功能，對應(yīng)的硬件原理圖如圖3所示。

圖3 CORDIC混頻電路實現(xiàn)

方案中初始旋轉(zhuǎn)角ad通過一個循環(huán)累加器實現(xiàn)線性相位的累加，F(xiàn)TW代表頻率調(diào)諧字：

式中，fclk代表系統(tǒng)時鐘，N代表循環(huán)累加器的位數(shù)［13-14］，相位校準因子Pm通過一個偏置累加器補償入混頻電路中，實數(shù)乘法器通過幅度校準因子Am實時補償通道幅度誤差。該方法省去了專門的NCO混頻模塊，同時減少了乘法器的消耗。

2.2 向量模式下的幅相自校準

為了實時獲取各個通道與參考通道的幅相誤差系數(shù)Am和Pm，需要從低速基帶信號中提取其幅值和相角，此時CORDIC將工作在向量模式中，如圖4所示。

圖4 CORDIC校準電路實現(xiàn)。

圖4中,P′為基帶IQ信號的相角，-Pref為參考相角信號，通過加法器實現(xiàn)相位偏差Pm的計算，A′為基帶IQ信號的幅值，Aref為參考幅值信號，通過一個實數(shù)除法器實現(xiàn)幅值比例誤差A(yù)m的計算，Am和Pm將反饋進入混頻模塊實現(xiàn)通道校正，由于采用實時校準方式，整個過程無需任何快拍矩陣的存儲和運算，簡化了電路設(shè)計。

3 系統(tǒng)總體設(shè)計

設(shè)計綜合了三通道數(shù)字下變頻器，系統(tǒng)工作在80 MHz，CIC濾波器采用400倍速率抽取，HB半帶濾波采用16階2倍速率抽取，F(xiàn)IR設(shè)計階數(shù)32階，因此最終基帶信號的數(shù)據(jù)率保持在100 kHz，時鐘管理電路用于分頻產(chǎn)生各個模塊需要的時鐘頻率，模式選擇與參數(shù)配置模塊可以實時更新濾波器和混頻電路的參數(shù)，該模塊還能存儲各個通道的校準因子用于外部主控設(shè)備的讀?。?5-16］。整個系統(tǒng)的原理框圖如圖5所示。

圖5 數(shù)字下變頻器總體系統(tǒng)框圖

整個器件通過一個低速SPI總線與外部接口通信。PLL采用FPGA自帶的IP核，將外部10 MHz晶振倍頻至80 MHz系統(tǒng)時鐘。FPGA芯片采用EP2C70F896C8，經(jīng)過綜合后共消耗15 321個邏輯單元、195個9 bit嵌入式乘法器、986 bit嵌入式存儲單元。

4 實驗與分析

為了驗證系統(tǒng)的功能，設(shè)計了如圖6的閉環(huán)實驗。

圖6 閉環(huán)試驗原理

將射頻信號源產(chǎn)生的10.8 MHz中頻信號經(jīng)過功分器一分為二，以通道1作為參考，利用衰減器實現(xiàn)通道2信號-5 dB的幅度衰減，利用不等長電纜實現(xiàn)通道的相位偏移，實驗時先將DDC的校準模塊關(guān)閉，將CORDIC混頻模塊的頻率字設(shè)為：FTW=#2290FF97（頻率10.802 MHz），用以產(chǎn)生2 kHz的基帶頻偏，采集兩通道各512個快拍的IQ數(shù)據(jù)，將未校準的原始數(shù)據(jù)通過串口傳給PC分析，得到校準前兩通道的基帶時域如圖7所示。

圖7 校準前兩通道時域圖

從圖7可看出，經(jīng)過多批量采樣數(shù)據(jù)計算，校準前通道2與通道1有-5.8 dB的幅度衰減和-33.92°的相位偏差，過大的誤差會影響后續(xù)信號處理，比如波束形成和到達角估計。

然后使能DDC器件的校準功能，采集經(jīng)過校準后的基帶數(shù)據(jù)，校準后采集到的基帶信號時域如圖8所示。

從圖8中可看出，校準后通道一致性較高，通道1和通道2兩者呈現(xiàn)重合效果。經(jīng)過計算，校準后最大幅度誤差小于0.08 dB，相位誤差小于0.15度。為了進一步證明器件的校準效果，通道2經(jīng)校準后512個快拍數(shù)據(jù)的幅度和相位誤差變化曲線如圖9所示。

圖8 校準后兩通道時域圖

圖9 校準后通道2幅相誤差曲線圖

從校準后的幅相誤差曲線可以看出，信號呈現(xiàn)隨機抖動的狀態(tài)，這跟射頻信號源及系統(tǒng)采樣時鐘的穩(wěn)定度有關(guān)，總的偏差沒有超過實驗中計算的最大量值0.08 dB最大幅度誤差和0.15°最大相位誤差。實驗結(jié)果表明：提出的設(shè)計方案不僅實現(xiàn)了信號的下變頻處理，而且能夠完成通道幅相誤差的實時校準，最終效果達到了實際工程指標的要求。

5 結(jié)束語

CORDIC計算機具有消耗硬件資源少、迭代響應(yīng)速度高和高精度的優(yōu)勢，改進設(shè)計既利用了其旋轉(zhuǎn)模式實現(xiàn)下變頻功能，又利用其向量模式計算基帶通道誤差并形成反饋補償，同傳統(tǒng)數(shù)字下變頻電路相比，省去了NCO模塊電路和需要大量復(fù)乘運算的校準網(wǎng)絡(luò)，其簡單和易擴展的特性在多通道雷達通信系統(tǒng)中，具有明顯的優(yōu)勢。通過閉環(huán)模擬實驗，結(jié)果表明改進后的設(shè)計能夠?qū)⒉灰恢碌南伦冾l信號自動補償為一致，最終通道間幅度誤差能夠小于0.08 dB，相位誤差小于0.15°，滿足了實際工程的需要。

［1］焦義文，王元欽，姜坤，等.基于相位校正信號的變頻系統(tǒng)時延測量方法［J］.系統(tǒng)工程與電子技術(shù)，2015，37（5）：1015-1022.

［2］Zhang Huajun，Gao Huotao，Zhou Lin，et al.A Novel Digital Beamformer Applied in Vehichle Mounted HF Receiving Device［J］.IEICE Electronics Express，2014，11（2）：1-8.

［3］黃戰(zhàn)華，王吉虎.基于TOF的海潮高度在線測量系統(tǒng)設(shè)計［J］.傳感技術(shù)學(xué)報，2015，28（9）：1328-1334.

［4］安衛(wèi)國，達新宇，劉煒，等.基于Ka頻段的寬帶信號數(shù)字下變頻技術(shù)研究［J］.現(xiàn)代防御技術(shù)，2014，42（1）：56-59.

［5］Mun G K，Hyung G P，Oh HG，et al.Array Calibration for CDMA Smart Antenna Systems［J］.ETRI J，2004，26（6）：605-614.

［6］趙良羽.可變帶寬的多級濾波器數(shù)字下變頻設(shè)計［J］.電子技術(shù)應(yīng)用，2014，40（3）：32-34.

［7］陳錚，曲秀杰，李炳沂，等.一種雷達數(shù)字中頻接收機處理方法與實現(xiàn)［J］.電波科學(xué)學(xué)報，2014，29（6）：1212-1218.

［8］王倩，董曉龍，朱迪.基于流水線技術(shù)的數(shù)字下變頻器設(shè)計優(yōu)化［J］.遙感技術(shù)與應(yīng)用，2014，29（1）：151-154.

［9］Jack E V.The CORDIC Trigonometric ComputingTechnique［J］. IRE Trans.on Electron Comput，1959，8（3）：330-334.

［10］Walther J S.A Unified Algorithm for Elementary Functions［C］//Proc 38th Spring Joint Computer Conf Atlantic City，NJ，1971，38：379-385.

［11］徐成，秦云川，李肯立，等.免縮放因子雙步旋轉(zhuǎn)CORDIC算法［J］.電子學(xué)報，2014，42（7）：1441-1445.

［12］任小西，沈建龍.低時延一消耗的CORDIC算法及結(jié)構(gòu)的研究［J］.計算機科學(xué)，2014，41（8）：25-29.

［13］劉馬良，朱樟明，郭旭龍，等.一種4路內(nèi)插CORDIC的14位吉赫茲DDS IP核［J］.西安電子科技大學(xué)學(xué)報（自然科學(xué)版），2013，40（6）：62-66.

［14］劉文彬，朱名日，鄭丹平，等.FPGA的延時精確校準在等效采樣中的應(yīng)用［J］.電子器件，2015，38（3）：706-710.

［15］張庭偉，袁正午，周牧，等.一種改進的多模數(shù)字下變頻結(jié)構(gòu)及其FPGA實現(xiàn)［J］.電訊技術(shù)，2013，53（12）：1592-1597.

［16］敬祥，夏威，李朝.變帶寬寬帶數(shù)字下變頻器的設(shè)計及其FPGA實現(xiàn)［J］.微電子學(xué)，2014（3）：368-371.

吉煒寰（1974-），男，河南鄭州人，講師，碩士，主要研究方向為自動控制與電子技術(shù)，weih74@126.com；

黃 磊（1980-），男，河南商丘人，講師，博士，主要研究方向為電機設(shè)計優(yōu)化及控制系統(tǒng)；

鄒玉煒（1974-），男，河南安陽人，講師，博士，主要研究方向為新能源發(fā)電與無線電能傳輸。

Design of Multi-Channel Digital Downconverter with Self-Calibration Function*

JI Weihuan1*，HUANG Lei2，ZOU Yuwei3
（1.Department of Electrical Engineering，Henan Polytechnic，Zhengzhou 450046，China；2.College of Electrical Engineering，Southeast University，Nanjing 210096，China；3.College of Physics and Electrical Engineering，Anyang Normal University，Anyang He’nan 455000，China）

Conventional digital downconverters have limited function，and therefore additional channel calibration circuit is needed in multi-channel communication and radar systems.An improved design based on pipelined coor?dinate rotation digital computer is proposed.By applying orthogonal rotation mode in input，signal can be easily downconverted.By applying vector mode to calculate and compensate amplitude and phase errors of orthogonal sig?nals in baseband，channel inconsistency can be corrected.The design has reduced system architecture.Experimen?tal results show that，the improved design can greatly reduce amplitude and phase inconsistency to 0.08 dB and 0.15°，which verifies its effectiveness and feasibility.

circuit design；digital downconverter；coordinate rotation digital computer；channel self-calibration；channel calibration；amplitude and phase error；FPGA

TN45

A

1005-9490（2016）06-1386-05

1250

10.3969/j.issn.1005-9490.2016.06.021

項目來源：國家青年基金項目（51407027）；河南省科技廳科技計劃項目（142102210517）

2015-12-10 修改日期：2016-01-07