基于高速并行LVDS總線在視頻處理系統中的應用研究

竇維治

（清華大學微電子學研究所，北京100084）

基于高速并行LVDS總線在視頻處理系統中的應用研究

竇維治*

（清華大學微電子學研究所，北京100084）

在總線的應用分析的基礎上，針對高速并行LVDS總線進行了仿真分析。首先建立了高速并行LVDS總線傳輸模型，對比了總線上各接收位置上信號的時域波形；然后進一步分析了各接收端抖動的變化情況，并深入討論了造成抖動增大的主要原因和改進總線設計的方法，該結論對高速并行LVDS總線的設計提供了有效的預估和指導。

高速并行LVDS總線；信號完整性；碼間干擾；抖動分析

高速并行LVDS（Low Voltage Differential Signal?ing）總線是視頻處理系統中經常用到的一種傳輸總線，拓撲形式如圖1所示。作為系統內不同設備之間聯系的橋梁，高速并行LVDS總線信號傳輸經過芯片，子板、連接器，背板等不同組件，每經過一個組件就產生一次阻抗突變，引發延遲、反射、衰減和串擾等信號完整性問題，因此無論其中哪個部分設計出現問題，都會影響信號質量產生抖動，進而影響到整個視頻電路誤碼率，因此總線信號的傳輸質量成為制約系統性能的關鍵因素。

圖1 并行總線LVDS

本文比較了高速并行總線LVDS多點拓撲結構中不同接收位置的信號波形和抖動，并提出了改善信號質量的方法，保證了高速并行總線LVDS信號的低噪聲，降低了誤碼的產生，提高信號處理系統的水平，為整個視頻處理系統的設計提供有效的參考。

1 并行總線LVDS基本原理和特點

低電壓差分信號傳輸LVDS（Low Voltage Differ?ential Signaling）是20世紀90年代出現的一種新型的適用于高速數據傳輸的接口技術，最早由美國國家半導體公司提出，在信號完整性方面有良好的性能，可確保能夠支持千兆位以上的數據傳輸。這種技術的核心是采用小擺幅的差分信號，便可實現快速的數據傳輸，可以實現點對點或一點對多點的傳輸，并具有低功耗、低誤碼率、低串擾和低輻射等特點。在計算機、通信設備、消費電子等方面得到了廣泛應用，并通過TIA/EIA的確認，成為該組織的標準（ANSI/TIA/EIA-644）。

LVDS驅動器-接收器對的工作原理如圖2所示，驅動器中含有一個（標稱值）3.5 mA的電流源。因為接收器的輸入阻抗很高，故整個電流實際上全部流過100 Ω終接電阻，于是在接收器輸入端產生了350 mV（標稱值）的電壓。驅動器和接收器主要完成信號電平和傳輸方式轉換，它不依賴于特定的供電電壓，很容易遷移到低壓供電的系統中去，而性能不變。

圖2 LVDS驅動器和接收器

并行總線LVDS信號具有高傳輸速率、低輻射等優良特性，采用多點LVDS總線結構可以大幅度提高視頻系統資源使用率，但是該設計遇到的最大問題就是阻抗匹配問題，隨著總線節點的增多（接收板數目的增加），阻抗情況愈加復雜，阻抗不匹配產生的反射、過沖與下沖、振鈴、串擾等信號完整性問題越來越明顯，在視頻總線中產生的信號問題會傳送給總線所連接的每一個設備中，最終造成了整個系統的誤碼和工作異常。此時僅通過反復調試的方法，收益甚微，而且有些子板上接收的信號雖然正常，但是一旦周圍的環境或電流變化，也會產生問題，究其原因是因為這些信號噪聲閾值低，處于臨界狀態，因此針對這些問題應該從設計階段就進行建模仿真，分析總線信號的質量，著手解決各種潛在的信號完整性問題。

2 并行總線LVDS信號完整性仿真和分析

在并行總線LVDS多點拓撲結構中，每個節點（接收位置）受到的阻抗不匹配的影響與節點的位置密切相關。為了對不同的并行總線LVDS的設計進行了驗證，本文對并行總線LVDS進行了建模仿真。

2.1 總線LVDS建模

本文所采用的總線LVDS節點數為10（包含9個接收子板），采用的發送驅動芯片為DS90LV031，接收芯片為DS90LV032，采用的總線連接器為差分表貼式連接器，拓撲結構如圖3所示。

在總線結構中，背板采用14層板，背板上設計了10個子板板卡的位置，每塊板卡相距2.5 cm，差分對線寬5 mil，間距7 mil；子板采用16層板，差分對線寬均為5 mil，間距均為7 mil，板上所有LVDS走線差分阻抗均為100Ω。圖4為仿真模型。

圖3 仿真結構

圖4 仿真模型

2.2 時域分析

首先分析了在相同頻率下，總線上不同接收位置的信號時域波形。仿真信號源為125 MHz，上升沿為1 ns的脈沖信號，接收子板2～10上的信號如圖5所示。

圖5 子板2～10的信號接收波形

通過比較時域波形，可以發現子板2處的接收信號波形最差，隨著與發送驅動的距離增大，信號明顯變好，說明在并行總線中反射影響最大的位置距離發送端最近。

2.3 抖動分析

抖動是指高速數字信號邊沿到來時刻與理想時刻的偏差。如果抖動超過一定的范圍，就會導致誤碼率的上升。通過對抖動成分的進一步分析，可以對高速通信中的各個環節對于誤碼率的影響進行簡單定性的分析和討論。抖動是由不同類型的抖動分量組成的，而不同的抖動分量有不同的特征。根據抖動分量的不同屬性，抖動有多種方法分類，如圖6所示為得到普遍認可的抖動分類方法。

圖6 抖動分類

為了進一步分析反射對總線信號的影響，我們比較了距離發送驅動最近（子板2位置）和最遠（子板10位置）的接收信號在抖動上的區別，如表1所示。

表1 信號抖動分解比較

通過分析和比較，總線上不同節點的抖動情況比較如下：

（1）隨著頻率的增大，總線上接收位置的總抖動是增大的趨勢；

（2）導致子板2和子板10抖動區別的主要原因為，子板2的碼間干擾過大，在150 MHz時，子板2的碼間干擾比子板10位置增大1個數量級。

碼間干擾由互連的有限帶寬和非理想傳輸特性引起。傳輸線的高頻損耗遠大于低頻損耗，使其等效為一個低通濾波器，即它的帶寬受到限制；而高速信號的邊沿很快，高頻分量很豐富，表現為一寬帶信號。根據信號處理理論，當一個寬帶信號通過帶寬受限的低通濾波器時，其輸出信號必然在時域展寬，所以高速信號在經過傳輸線后，單個比特的持續時間由傳輸前的1UI（Unit Interval，單位間隔）擴展到傳輸后的多個UI，也就是擴展到相鄰比特的區間內，從而干擾相鄰比特，如圖7所示。

圖7 脈沖經過高速傳輸后沿時間軸擴展

引起設計中ISI的增大的主要原因就是互連阻抗突變引起的反射。信號在傳輸過程中發生多次反射，相對于傳輸延遲而言，單個比特的持續時間很短，所以一個脈沖產生的二次反射及多次反射并不是疊加在其自身上，而是在其之后的某個特定比特上表現出來，這與阻抗突變點之間的距離有關。

2.4 改善措施

綜上可知反射是引起并行總線LVDS抖動增大主要因素，以下給出了反射脈沖幅值計算公式為：

式中：α為反射脈沖峰值幅度；ΔV為激勵源幅度；C為子板分支等效電容；tr為激勵源上升時間；τ為時間常數Z0C/2；Z0為特征阻抗。

根據此公式，改善并行總線LVDS信號質量可以通過以下幾種方式：

（1）減慢激勵源上升沿：在并行總線LVDS中最佳的激勵源應該是只要能滿足斜變裕量即可，無需再快；

（2）降低總線上每個接收節點的分支長度：這樣就能減小時間常數，同時該電容包括總線連接器的引腳電容；

（3）降低總線差分匹配阻抗：隨著并行總線的節點增多，阻抗不斷減小，整個傳輸線不能再以特征阻抗100Ω來考慮，因此適當減小匹配阻抗以適應特征阻抗的變化；

（4）調節接收分支PCB走線寬度：這樣可以對分支等效電容進行補償，也可起到改善的效果。

3 結語

總線信號的質量對于視頻處理系統設計有著重要的意義，本文針對高速并行LVDS總線分析了不同節點位置的信號質量，并對其產生信號完整性問題的主要原因進行了深入分析，并給出了解決措施。隨著視頻電子學的功能密度和性能的成倍提高，高速數據傳輸是必須探索的技術之一，本文將為高速并行LVDS總線的設計提供有效的參考。

［1］蔣東初，李玉山.LVDS在高速數字系統中的應用研究［J］.現代電子技術，2009（7）：147-150.

［2］BogatinE.信號完整性分析［M］.北京：電子工業出版社，2005：67-92.

［3］趙倩.高速時鐘線的反射特性分析［J］.天津理工大學學報，2011（4）：53-57.

［4］簡偉，于海濱，盛慶華.基于同軸電纜的多路視頻混合傳輸技術的研究［J］.電子器件，2012，35（4）：412-416.

［5］竇維治.高速數傳電纜散射參數的測試及半實物仿真的分析與研究［J］.電子器件，2015，38（5）：1170-1174.

［6］李輝景，王淑琴，任勇峰，等.基于CRC校驗的高速長線LVDS傳輸設計［J］.電子器件，2015，38（6）：1346-1351.

［7］李廣輝，莊奕琪，曾志斌.基于信號完整性分析的一種視頻處理系統設計［J］.電子器件，2007，30（4）：1346-1351.

［8］郭寶鋒，韓壯志，何強.基于FPGA的高速數據長線傳輸系統的設計［J］.測控技術，2012，31（5）：85-88.

竇維治（1978-），男，漢族，山東茌平，清華大學微電子所，工程師，碩士，研究方向測試測量。

The Analysis of the Application of the High-Speed Parallel LVDS Bus in Video Information Processing System

DOU Weizhi*
（Institute of Microelectronics，Tsing University，Beijing 100084，China）

Based on the application of bus，simulation and analysis is made on the high speed parallel LVDS bus.At first，the deeply comparison for signal waveform of each received location is alas made by the LVDS bus model；then，the main reason of jitter increased is discussed and the method of improved bus design is also discussed，which can provide effective reference to design the high-speed parallel LVDS bus in video information processing system.

LVDS bus；signal integrity；ISI；jitter analysis

TN941

A

1005-9490（2016）06-1334-04

6430H

10.3969/j.issn.1005-9490.2016.06.011

2015-11-27 修改日期：2016-01-04