壓縮感知硬件結(jié)構(gòu)的能耗評(píng)估

裴志軍，王雅欣

（天津職業(yè)技術(shù)師范大學(xué)電子工程學(xué)院，天津300222）

壓縮感知硬件結(jié)構(gòu)的能耗評(píng)估

裴志軍，王雅欣

（天津職業(yè)技術(shù)師范大學(xué)電子工程學(xué)院，天津300222）

針對(duì)在醫(yī)學(xué)監(jiān)護(hù)等低功耗低速率應(yīng)用中，傳感器節(jié)點(diǎn)有苛刻的能耗限值和傳輸帶寬限制等問題，通過構(gòu)建基于壓縮感知數(shù)據(jù)壓縮的傳感器節(jié)點(diǎn)全信號(hào)捕獲鏈系統(tǒng)的能耗模型框架，對(duì)不同壓縮感知硬件結(jié)構(gòu)的能量效率進(jìn)行分析評(píng)估。研究表明：在數(shù)據(jù)傳輸能耗占主導(dǎo)的情況下，模擬壓縮感知方法比數(shù)字壓縮感知方法具有更好的能量效率，但硬件復(fù)雜性更高；在信號(hào)捕獲處理占主導(dǎo)的情況下，與模擬壓縮感知方法相比，數(shù)字壓縮感知方法基于能量有效的數(shù)字邏輯，系統(tǒng)能量效率更高，適合于傳感器節(jié)點(diǎn)應(yīng)用的數(shù)據(jù)壓縮。

壓縮感知；硬件結(jié)構(gòu)；能耗評(píng)估；傳感器節(jié)點(diǎn)；低功耗

近年來，壓縮感知（compressed sensing，CS）技術(shù)及其應(yīng)用已引起人們廣泛的研究興趣［1-2］。與基于香濃采樣定理的傳統(tǒng)信號(hào)采樣處理相比，壓縮感知技術(shù)存在諸多優(yōu)點(diǎn)。一方面，壓縮感知能夠以信號(hào)的亞奈奎斯特率采樣，在寬帶信號(hào)處理的高速率應(yīng)用領(lǐng)域中，有效降低了對(duì)模數(shù)轉(zhuǎn)換器件高采樣率的苛刻要求。另一方面，壓縮感知將稀疏的高維數(shù)據(jù)矢量投影到一個(gè)低維空間，減少了信號(hào)處理的數(shù)據(jù)量，在傳感器節(jié)點(diǎn)數(shù)據(jù)壓縮的低速率應(yīng)用領(lǐng)域中，降低了數(shù)據(jù)存儲(chǔ)或傳輸?shù)哪芎摹ｋm然，大量研究工作已對(duì)高速率應(yīng)用領(lǐng)域的壓縮感知技術(shù)進(jìn)行了深入有益的探討［3］，但在低速率、低功耗的應(yīng)用領(lǐng)域，如醫(yī)學(xué)監(jiān)護(hù)、環(huán)境監(jiān)測等，能量有效的壓縮感知技術(shù)近年來才開始受到關(guān)注［4］。這些應(yīng)用領(lǐng)域所面臨的技術(shù)挑戰(zhàn)與傳感器節(jié)點(diǎn)的嚴(yán)格能耗限制密切相關(guān)，往往期望傳感器節(jié)點(diǎn)具有10年或更長的壽命，而減少傳輸數(shù)據(jù)量是獲得較長系統(tǒng)壽命的關(guān)鍵［5］。因而，能量有效的壓縮感知技術(shù)對(duì)低速率、低功耗應(yīng)用系統(tǒng)的數(shù)據(jù)壓縮尤為重要。壓縮感知的相關(guān)研究中提出了各種硬件實(shí)現(xiàn)結(jié)構(gòu)［6］，但不同硬件結(jié)構(gòu)能耗不同。因此，本文對(duì)低速率應(yīng)用領(lǐng)域的壓縮感知硬件結(jié)構(gòu)的能耗評(píng)估技術(shù)進(jìn)行分析探討。

1　基于壓縮感知的數(shù)據(jù)壓縮

傳統(tǒng)的信號(hào)數(shù)據(jù)捕獲處理要求采樣率大于信號(hào)最高頻率的2倍，即奈奎斯特率采樣，而壓縮感知理論充分利用信號(hào)結(jié)構(gòu)來捕獲采樣數(shù)據(jù)，能以正比于信息率而不是信號(hào)頻率的速率采樣［7］。當(dāng)信號(hào)具有相對(duì)于帶寬而言較低的信息率時(shí)，意味著基于壓縮感知可以獲得比傳統(tǒng)奈奎斯特率采樣更少的采樣數(shù)據(jù)。在有著苛刻功耗限值的醫(yī)學(xué)監(jiān)護(hù)應(yīng)用領(lǐng)域，可穿戴或植入式傳感器節(jié)點(diǎn)需要捕獲和傳輸大量的數(shù)據(jù)，而許多生物醫(yī)學(xué)信號(hào)所要求的奈奎斯特采樣率遠(yuǎn)大于信息率，即事件發(fā)生的頻率，因此壓縮感知方法可以應(yīng)用于生物信號(hào)的數(shù)據(jù)壓縮［8］。壓縮感知降低了對(duì)模數(shù)轉(zhuǎn)換器（analog digital converter，ADC）和隨后數(shù)字處理的要求，有效減少了存儲(chǔ)或傳輸?shù)臄?shù)據(jù)量，因而非常適合于移動(dòng)可穿戴低功耗系統(tǒng)的數(shù)據(jù)壓縮。傳統(tǒng)典型的醫(yī)學(xué)監(jiān)護(hù)傳感器節(jié)點(diǎn)電路結(jié)構(gòu)包括基于ADC的信號(hào)捕獲采樣、數(shù)據(jù)壓縮處理及無線發(fā)射3個(gè)主要的能耗源模塊［5］。壓縮感知將壓縮和采樣有機(jī)結(jié)合，免除了獨(dú)立的數(shù)據(jù)壓縮模塊，且亞奈奎斯特率采樣減少了存儲(chǔ)或無線發(fā)射的數(shù)據(jù)量，從而降低了系統(tǒng)的整體功耗。

壓縮感知CS與傳統(tǒng)數(shù)據(jù)捕獲與壓縮方法的比較如圖1所示，其中包括無數(shù)據(jù)壓縮處理的ADC方式、信源編碼壓縮方式、濾波或分類的信號(hào)處理方式。與傳統(tǒng)的數(shù)據(jù)捕獲和壓縮方法相比，基于壓縮感知的傳感器節(jié)點(diǎn)系統(tǒng)將數(shù)據(jù)捕獲和壓縮相結(jié)合，能夠?qū)崿F(xiàn)正比于信息內(nèi)容的數(shù)據(jù)壓縮，且性能可與信源編碼方法相比較，同時(shí)具有靈活通用的類似ADC界面，使同一硬件界面能夠適合不同應(yīng)用，降低了存儲(chǔ)或數(shù)據(jù)傳輸?shù)哪芎某杀尽Ａ硗猓M管信號(hào)的壓縮感知重構(gòu)的計(jì)算要求高于其他數(shù)據(jù)壓縮技術(shù)，但在諸如動(dòng)態(tài)醫(yī)學(xué)監(jiān)護(hù)應(yīng)用系統(tǒng)中，信號(hào)重構(gòu)可以采用對(duì)能耗成本限制較少的離線方式執(zhí)行。

圖1　CS與不同數(shù)據(jù)捕獲和壓縮方法的比較

2　壓縮感知硬件結(jié)構(gòu)

壓縮感知的數(shù)學(xué)框可表示為：

式中：Φ∈RM×N為滿足有限等距性質(zhì)（restricted isometry property，RIP）條件的隨機(jī)投影感知矩陣；x∈RN為高維稀疏輸入信號(hào)；y∈RM為隨機(jī)投影獲得的壓縮感知采樣，M＜N。隨著壓縮感知技術(shù)相關(guān)研究的不斷深入，壓縮感知硬件的開發(fā)越來越受到關(guān)注。文獻(xiàn)［4］中提出壓縮感知CS硬件結(jié)構(gòu)可分為模擬CS和數(shù)字CS兩種主要方法。在數(shù)字CS方法中，壓縮采樣測量在奈奎斯特率采樣后的數(shù)字域獲得。而在模擬CS方法中，壓縮采樣測量在數(shù)字化前的模擬域獲得。模擬CS方法的硬件捕獲系統(tǒng)通常是隨機(jī)解調(diào)器（random demodulator，RD）結(jié)構(gòu)的變化。RD結(jié)構(gòu)主要由混頻器（或解調(diào)器）、積分器和ADC三部分組成，RD結(jié)構(gòu)的模擬壓縮感知CS如圖2所示。混頻器將一個(gè)偽隨機(jī)序列與輸入信號(hào)相乘，對(duì)應(yīng)于輸入信號(hào)與感知矩陣元素的相乘，必須以奈奎斯特率速率執(zhí)行。低通濾波器（或積分器）將混頻器的輸出累加，從而獲得壓縮采樣測量樣值。之后，ADC器件以亞奈奎斯特率采樣。

圖2　RD結(jié)構(gòu)的模擬壓縮感知CS

然而，在RD結(jié)構(gòu)中，感知矩陣的所有行采用同一隨機(jī)序列，難以保證最小的相關(guān)性。一個(gè)通常采用的實(shí)際壓縮感知硬件執(zhí)行由并行的RD模塊組成，稱隨機(jī)調(diào)制預(yù)積分（random modulation pre-integrator，RMPI），如圖3所示。RMPI結(jié)構(gòu)中，輸入信號(hào)能夠被不同的隨機(jī)序列相乘，并行的每一個(gè)RD模塊產(chǎn)生各自獨(dú)立的壓縮采樣測量，因而增加了不相關(guān)性。RMPI結(jié)構(gòu)進(jìn)一步減少對(duì)ADC器件的要求，但要求使用更多的以奈斯特率工作的累加器和混頻器。模擬CS方法中，設(shè)計(jì)的主要問題是并行的通道設(shè)計(jì)，通常通道數(shù)目等于期望的壓縮采樣測量數(shù)目，而隨著并行通道數(shù)目的增加，系統(tǒng)整體功耗持續(xù)增加。

在低功耗、低速率的應(yīng)用領(lǐng)域，壓縮感知硬件執(zhí)行面臨許多挑戰(zhàn)，硬件結(jié)構(gòu)的選擇依賴于數(shù)據(jù)壓縮的低功耗能量效率，壓縮感知電路本身的能耗不應(yīng)大于數(shù)據(jù)壓縮所節(jié)省的能耗。文獻(xiàn)［5］基于無線傳感器節(jié)點(diǎn)應(yīng)用，深入分析了壓縮感知硬件結(jié)構(gòu)的模擬方法執(zhí)行和數(shù)字方法執(zhí)行。模擬CS方法執(zhí)行中采用了RMPI結(jié)構(gòu)；數(shù)字CS方法中，硬件系統(tǒng)結(jié)構(gòu)由放大器和ADC及隨后執(zhí)行矩陣乘運(yùn)算的累加器和門電路組成。通過基于硬件電路系統(tǒng)的功耗比較表明，對(duì)于要求高增益和中高分辨率的無線傳感器應(yīng)用，數(shù)字壓縮感知方法比模擬壓縮感知方法更能量有效。由于文獻(xiàn)［5］并沒有考慮數(shù)據(jù)傳輸?shù)哪芎模谥T如醫(yī)學(xué)監(jiān)測的應(yīng)用系統(tǒng)中數(shù)據(jù)傳輸能耗往往占主導(dǎo)，因而應(yīng)當(dāng)通過包括數(shù)據(jù)傳輸或存儲(chǔ)的全信號(hào)處理鏈系統(tǒng)來評(píng)估壓縮感知硬件結(jié)構(gòu)的能量效率。

圖3　RMPI結(jié)構(gòu)的壓縮感知CS

3　壓縮感知硬件結(jié)構(gòu)能耗模型

在基于壓縮感知的數(shù)據(jù)壓縮中，為分析評(píng)估壓縮感知硬件結(jié)構(gòu)的能耗，考慮傳感器節(jié)點(diǎn)信號(hào)捕獲的全信號(hào)鏈系統(tǒng)，建立不同結(jié)構(gòu)的能耗模型框架進(jìn)行分析比較。為便于分析，將系統(tǒng)分為捕獲前端（front-end，F(xiàn)E）和存儲(chǔ)或發(fā)射后端（back-end，BE），如圖4所示。

圖4　基于CS的傳感器節(jié)點(diǎn)信號(hào)捕獲系統(tǒng)

前端FE包括與信號(hào)的捕獲、調(diào)整和數(shù)字化以及隨機(jī)調(diào)制相關(guān)的所有電路，主要電路單元包括低噪聲放大器（low noise amplifiers，LNA）、混頻器（mixers，MI）和積分器（integrators，INT）、模數(shù)轉(zhuǎn)換器（analog-todigital converter，ADC）、數(shù)字信號(hào)處理電路（digital signal processing circuits，DSP）、存儲(chǔ)矩陣及任何中間或最終結(jié)果的數(shù)字存儲(chǔ)器（memory，MEM）。后端BE僅包括存儲(chǔ)或數(shù)據(jù)發(fā)射硬件，考慮2個(gè)BE選擇，即直接的無線數(shù)據(jù)發(fā)射W或非揮發(fā)性存儲(chǔ)器（non-volatile memory，NVM）暫時(shí)存儲(chǔ)。一個(gè)完整的信號(hào)捕獲系統(tǒng)可通過將不同的FE與BE組合獲得。分析中將奈奎斯特系統(tǒng)結(jié)構(gòu)作為基于CS的FE選擇比較參考。圖4中（a）為奈奎斯特率信號(hào)捕獲、（b）為模擬CS編碼器、（c）為數(shù)字CS編碼器。首先分析系統(tǒng)單元功耗估計(jì)模型，然后將這些模型組合成不同的系統(tǒng)結(jié)構(gòu)框架，以進(jìn)行功耗的評(píng)估和比較。

模擬CS編碼的差分開關(guān)電容級(jí)電路圖如圖5所示。模擬編碼器由M個(gè)并行的隨機(jī)調(diào)制器通道構(gòu)成，每個(gè)通道包括一個(gè)LNA、一個(gè)混頻器和采樣器的組合以及基于運(yùn)算夸導(dǎo)放大器（operational transconductance amplifier，OTA）的積分器電路。測量矩陣元素采用系數(shù)±1，使乘法能夠通過簡單開關(guān)輸入信號(hào)的極性實(shí)現(xiàn)。混頻器和采樣器組合由開關(guān)S1m、S1mb、S2m、S2mb與開關(guān)S1、S2及電容組成。

圖5　模擬CS編碼器電路

經(jīng)分析可獲得LNA、積分器和ADC的功耗估計(jì)分別為：

式中：NEF（noise efficiency factor）為LNA的噪聲效率因子；G為LNA電壓增益；A=Cf/Cs；VDD為電源電壓；FN為信號(hào)奈奎斯特頻率；FT為ADC熱品質(zhì)因數(shù)（figure-of-merit，F(xiàn)OM）。

數(shù)字CS編碼的開關(guān)電容級(jí)電路如圖6所示。獲得壓縮采樣測量的數(shù)字信號(hào)處理DSP包括乘-累加操作（multiply-add-accumulate，MAC）。DSP部分的功耗估計(jì)為：

式中：Nop為運(yùn)算數(shù)目；PDSP，st為電路空閑時(shí)DSP的靜態(tài)功耗；εop為每位MAC運(yùn)算操作的能量。DSP可采用能量有效的CMOS技術(shù)數(shù)字集成電路執(zhí)行。測量矩陣由±1元素構(gòu)成，使得能夠采用簡單改變符號(hào)實(shí)現(xiàn)乘法運(yùn)算。

圖6　數(shù)字CS編碼器電路

一個(gè)壓縮感知信號(hào)捕獲系統(tǒng)必須提供壓縮采樣測量和測量矩陣Φ的存儲(chǔ)。向一個(gè)特定存儲(chǔ)器件寫的位能量成本為εw，則CMOS技術(shù)的存儲(chǔ)器估計(jì)功耗為：

式中：假設(shè)εr≈εw；fr為BΦ位字長系統(tǒng)讀的速率；Pm，st為存儲(chǔ)器宏的待命功耗。

與特定應(yīng)用相關(guān)，前端FE捕獲的數(shù)據(jù)可通過無線發(fā)射或存儲(chǔ)讀出，則后端BE的估計(jì)功耗為：

式中：ε｛w，tx｝為基于存儲(chǔ)或發(fā)射的位能量成本；f｛W，tx｝為寫操作或無線發(fā)射的速率。

應(yīng)用上述各功能單元的能耗功估計(jì)模型，可構(gòu)成不同結(jié)構(gòu)捕獲系統(tǒng)的系統(tǒng)估計(jì)功耗模型框架。奈奎斯特結(jié)構(gòu)（Nyquist architecture，NYQ）、模擬CS結(jié)構(gòu)（analog CS architecture，ACS）和數(shù)字CS結(jié)構(gòu)（digital CS architecture，DCS）的系統(tǒng)估計(jì)功耗可分別表示為：

應(yīng)用獲得的不同結(jié)構(gòu)的系統(tǒng)估計(jì)功耗框架，基于綜合的工藝電路設(shè)計(jì)參數(shù)，對(duì)不同結(jié)構(gòu)系統(tǒng)的能量效率進(jìn)行評(píng)估比較，可選擇最適合于應(yīng)用的壓縮感知CS硬件結(jié)構(gòu)。

壓縮感知硬件結(jié)構(gòu)理論上可采用模擬CS和數(shù)字CS兩種方式，相關(guān)文獻(xiàn)做了許多有意義的工作。在低功耗、低速率應(yīng)用中，通過壓縮感知技術(shù)進(jìn)行數(shù)據(jù)壓縮所節(jié)省的能耗應(yīng)不超過電路本身所消耗的能耗。通過上述構(gòu)建系統(tǒng)功耗模型框架，可對(duì)不同壓縮感知硬件結(jié)構(gòu)的能量效率進(jìn)行評(píng)估和比較。文獻(xiàn)［6］在給定的工藝和電路綜合參數(shù)下，分析比較了不同壓縮感知結(jié)構(gòu)的能耗，如圖7所示。在圖7右側(cè)，在后端BE功耗較大且占主導(dǎo)的情況下，模擬CS編碼器比數(shù)字CS編碼器可獲得更好的壓縮性能，從而具有更好的能量效率，但ADC前的模擬電路更復(fù)雜，也即產(chǎn)生更高的功耗。在圖7左側(cè)，后端BE功耗較小，在中高分辨率及前端FE能耗占主導(dǎo)的情況下，數(shù)字CS具有更明顯優(yōu)勢，數(shù)據(jù)壓縮宜采用數(shù)字CS方法。

圖7　不同CS結(jié)構(gòu)能耗評(píng)估

4　結(jié)束語

壓縮感知硬件結(jié)構(gòu)從理論上可采用模擬采樣和數(shù)字壓縮采樣2種方法，本文通過構(gòu)建基于2種不同方法的全信號(hào)鏈信號(hào)捕獲功耗估計(jì)框架模型，基于綜合的工藝和電路參數(shù)集合，對(duì)系統(tǒng)的能量效率進(jìn)行評(píng)估比較，選取適合于特定應(yīng)用的能量有效的壓縮感知硬件結(jié)構(gòu)。全信號(hào)捕獲鏈可分為前端FE和后端BE兩部分，在后端功耗占主導(dǎo)情況下，模擬壓縮感知方法比數(shù)字壓縮感知方法具有更好的能量效率，但要求更高分辨率的量化器，會(huì)使ADC前的模擬電路產(chǎn)生更高的功耗；而在中高分辨率及前端能耗占主導(dǎo)情況，數(shù)字壓縮采樣方法具有更明顯優(yōu)勢，更適合于信號(hào)的數(shù)據(jù)壓縮。壓縮感知硬件結(jié)構(gòu)的能耗評(píng)估技術(shù)可應(yīng)用于體域網(wǎng)中移動(dòng)可穿戴低功耗傳感器節(jié)點(diǎn)數(shù)據(jù)壓縮系統(tǒng)的設(shè)計(jì)開發(fā)，以及其他相關(guān)的無線傳感器節(jié)點(diǎn)數(shù)據(jù)壓縮應(yīng)用領(lǐng)域。

［1］焦李成，楊淑媛，劉芳，等.壓縮感知回顧與展望［J］.電子學(xué)報(bào)，2011，39（7）：1651-1662.

［2］DUARTE M F，ELDAR Y C.Structured compressed sensing：From theory to applications［J］.IEEE Transactions on Signal Processing，2011，59（9）：4053-4085.

［3］GISHKORI S，LEUS G.Compressive sampling based energy detection of ultra-wide band pulse position modulation［J］. IEEE Transactions on Signal Processing，2013，61（15）：3866-3879.

［4］CRAVEN D，MCGINLEY B，KILMARTIN L，et al.Com－pressed sensing for bioelectric signals：A review［J］.IEEE Journal of Biomedical and Health Informatics，2015，19（2）：529-540.

［5］CHEN F，CHANDRAKASAN A P，STOJANOVIC V M.Design and analysis of a hardware-efficient compressed sensing architecture for data compression in wireless sensors［J］. IEEE Journal of Solid State Circuits，2012，47（3）：744-756.

［6］BELLASI D E，BENINI L.Energy efficiency analysis of analog and digital compressive sensing in wireless sensors［J］. IEEE Transactions on Circuits and Systems-I：Regular Papers，2015，62（11）：2718-2729.

［7］DONOHO D L.Compressed sensing［J］.IEEE Transactions on Information Theory，2006，52（4）：1289-1306.

［8］ZHANG J，MITRA S，SUO Y，et al.A closed loop compressive sensing based neural recording system［J］.Journal of Neural Engineering，2015，12（3）：1741-2552.

Energy consumption evaluation of hardware architecture of compressed sensing

PEI Zhi-jun，WANG Ya-xin
（School of Electronic Engineering，Tianjin University of Technology and Education，Tianjin 300222，China）

In the applications of low power consumption and low speed，such as medical monitoring，sensor nodes have strict limits on energy consumption and transmission bandwidth.By constructing the energy consumption model framework of the sensor nodes of full signal acquisition chain system based on compressed sensing data compression，the energy efficiency of different compressed sensing hardware structure is analyzed and evaluated in this paper.In the case of data transmission energy consumption，the analog method has better energy efficiency than the digital compression method，but the hardware is more complex.In signal acquisition processing dominated applications，compared with analog compressed sensing method is compared，digital compressed sensing method based on energy efficient digital logic has higher system energy efficiency，which is suitable for data compression of sensor node application.

compressed sensing；hardware architecture；energy consumption evaluation；sensor node；low power consumption

TP332

A

2095－0926（2016）02－0015－04

2016-03-21

天津市自然科學(xué)基金資助項(xiàng)目（15JCYBJC52200）.

裴志軍（1967—），男，教授，研究方向?yàn)樾畔@取與處理、專用集成電路設(shè)計(jì).