一種用于LED背光驅動的帶隙基準源

何曉宇

?

一種用于LED背光驅動的帶隙基準源

何曉宇

（中國電子科技集團公司第四十七研究所，遼寧 沈陽 110032）

依據帶隙基準源的基本原理設計了一種用于LED背光驅動芯片的帶隙基準源，與傳統帶隙基準源相比，設計的帶隙基準源采用了無運放電路結構。該電路在基于0.5mm BCD工藝下完成設計，通過Hspice仿真表明，當溫度在–40~+125℃變化時，基準源輸出電壓在1.227 5~1.229 8 V之間變化，溫漂系數僅為11.36×10–6，基準源供電電壓在6~8 V之間變化時，基準源輸出電壓相對變化量為0.85%，滿足了設計要求。

LED背光驅動；帶隙基準；共源共柵；溝道長度調制；啟動電路；仿真

隨著照明技術的發展，人們對于全球性的能源短缺和環保問題越來越關注，紛紛研究節能環保技術[1]。LED照明相比于傳統照明，具有長壽命、高效率、低功耗等優點，應用越來越廣泛[2]。近年來，LED驅動芯片的研究和發展取得迅速進步，越來越多的驅動芯片實現了低功耗和小型化。在LED驅動芯片設計中，作為模擬電路或混合信號電路中電壓基準的具有相對較高精度和穩定度的基準電壓源(Reference Voltage)是一個十分關鍵的模塊，它的溫度穩定性以及抗噪性能影響著整個電路系統的精度和性能。模擬電路使用基準源，或者是為了得到與電源無關的偏置，或是為了得到與溫度無關的偏置，其性能好壞直接影響電路的穩定，可見基準源是模擬或者數?；旌想娐分胁豢苫蛉钡囊徊糠?，因此也可以說性能優良的基準源是一切電子系統設計最基本和最關鍵的核心之一?；鶞试吹妮敵鲆笈c其電源電壓、環境溫度和工藝的無關，LED驅動芯片中基準源為誤差放大器、比較器、振蕩器和過溫保護電路等提供參考電壓和電流。由于帶隙基準源具有較好的溫度特性和較高的電源抑制比，通常采用帶隙基準源作為基準源。

由于應用的多樣性，對基準源的要求也有所不同。在高精度的比較器、A/D和D/A轉換器中，基準源一般要求較低的溫漂系數和較高的電源抑制比。而通常采用的一階溫度補償的帶隙基準源溫度系數一般在20×10–6/℃~50×10–6/℃，因此，設計低溫度系數的帶隙基準源一般必須進行高階溫度補償。而在手提設備和無線通信方面，其對低電源需求的不斷增加，設計低壓工作的帶隙基準源成為當前基準源研究的熱點。由于傳統帶隙基準源的輸出電壓為1.2 V左右，所以對于電源電壓低于1.2 V的帶隙基準源設計必須采用特殊的電路結構，許多文獻都提出了輸出電壓低于1.2 V的帶隙基準源電路結構[3-4]。上述這些帶隙基準源通常采用運放鉗位或高階曲率補償等電路結構，但其調試難度高，電路結構復雜，電路功耗和版圖面積也都大幅度增加。而在LED驅動芯片中，對于基準源的溫度系數指標和低電壓工作要求不是特別嚴格，選擇一種無運放的簡潔的帶隙基準源電路結構，不僅可以降低芯片功耗和面積，也大大簡化了設計成本。

本文提出了一種應用于LED驅動芯片的無運放、較為簡潔的帶隙基準源電路結構。該結構采用共源共柵鏡像電流源來減小由于溝道長度調制效應帶來的支路電流匹配誤差，提高了帶隙基準源的溫度系數，同時，由于共源共柵鏡像電流源的超高等效小信號電阻抑制了電源波動對帶隙基準源輸出電壓的影響，提高了基準源的電源抑制比，滿足了運用于寬電源電壓范圍的LED驅動芯片的要求。

1 電路結構及原理分析

1.1 傳統的帶隙基準源原理

圖1是傳統帶隙基準源的原理圖。由于大多數工藝參數隨著溫度變化而變化，因此為了得到恒定的基準電壓輸出需要將兩個具有相反溫度系數的電壓量線性疊加來產生一個盡量不隨溫度變化的電壓量。帶隙基準源正是通過把合適權重的三極晶體管具有負溫度系數的基極發射極電壓be和具有正溫度系數的工作在不同電流密度的三極晶體管基極發射極電壓差Δbe相加而成。Δbe等于熱電壓T與ln的乘積（其中為兩個三極晶體管集電極電流密度的比值），如果把基極發射極電壓be乘以常量1，加上不同電流密度基極發射極的電壓差Δbe（Tln）乘以常量2，則可以產生帶隙基準電壓的表達式為：

選取適當的1和2值，使得

由這個理論得到的典型的基準電壓原理圖如圖1所示，1和2值相等，圖1中運算放大器A1的作用是通過深度負反饋，讓X點電壓和Y點電壓穩定在近似相等的值。帶隙基準電壓為:

圖1 傳統的帶隙基準原理圖

為了得到零溫度系數，要讓

這種帶隙基準由于需要運算放大器，而運放的使用會使得輸出電壓受到運放失調電壓的影響，還有會消耗較大的功耗，調試難度大。通過上文對帶隙基準原理的分析，運放的主要作用是利用負反饋原理使X點和Y點電壓相等，使得三極管兩條支路電流相等，本文通過使用共源共柵電流鏡電路替代運放，設計了一種無運放的簡潔帶隙基準電路。

1.2 帶隙基準電路設計

本文設計的電路如圖2所示，M6，M7，M9，M10，M13，M14通過共源共柵連接構成電流鏡，使得流過Q0，Q1支路的電流相等。由于溝道調制效應，盡管兩個MOS管都工作在飽和區且過驅動電壓相同，但如果其源-漏電壓不同，流過MOS管的電流也會有一定偏差，也就影響了電流鏡像的比值，導致流過Q0，Q1支路的電流不相等，在此通過采用共源共柵電流鏡結構來減小由于溝道長度調制效應引起的帶隙基準對電源電壓的依賴性，提高了基準電路的電源抑制比，同時提高了兩條支路的電流匹配精度[6]。在PMOS管M10的漏端和NMOS管M11的漏極之間串聯了電阻R0，采用這種自偏置的共源共柵結構，可以減少偏置電路，節約功耗，優化電路結構。

令Q1和Q0的發射極面積之比為，為常數（基于版圖設計考慮，最終選擇為8，這樣可以更好地實現三極管的匹配，減小匹配誤差）[7]，由于流過Q0和Q1支路的電流相等，則由三極管Q0，Q1和電阻R1組成了PTAT（與絕對溫度成比例）電路，電阻R1上的電壓與溫度成正比關系，因此Q0和Q1支路的電流也與溫度成正比關系，由于Q0和Q4基極發射極電壓相同，Q4支路鏡像Q0支路電流，最終輸出的基準電壓VREF為PTAT電流流過R2上得到電壓加上Q2的BE電壓。

圖2 高精度帶隙基準電路

推導如下表達式所示，其中c為三極管集電極電流，s為飽和電流，由工藝參數決定，與發射極面積成正比：

則

選取M6，M7，M9，M10，M8，M11為同樣的寬長比：

令Q4和Q0的發射極面積之比為，則流過Q4集電極的電流為PTAT，所以：

通過選取合適的，，1，2的值，可以得到零溫度系數的帶隙基準電壓。

在與電源無關的偏置電路中有一個很重要的問題是“簡并”偏置點的存在，即帶隙基準電路中存在兩個平衡工作點，其中一個是零點，即工作狀態是電源上電后基準產生模塊中所有的晶體管均傳輸零電流，并且可以無限期地保持關斷狀態，另一個是正常工作點。由于電路可以穩定在兩種工作狀態中的任意一種，所以需要通過增加額外的電路，使得電源上電后能驅使電路擺脫簡并工作狀態并正常工作，這種電路就是所需要的啟動電路。當電路正常工作后，啟動電路將關閉以減小功耗。

圖2中由M0，M1，M2，M3，M4，M5，以及M15，M16構成的反相器和M17共同組成啟動電路。如果當電源上電時，所有的晶體管都傳輸零電流，環路兩邊的分支可以允許零電流，則可以無限期地保持關斷[8]。為了避免帶隙基準電路在電源上電后始終保持在初始零電流狀態，需要啟動電路的工作來擺脫簡并偏置點。PMOS管M2的柵極接地，所以在上電及正常工作過程中一直處于開啟狀態。當電源電壓上電時，M2管的漏極電位上升，導致M5管和M16管開啟，把M5管漏極和M17管柵極電位拉低，M9，M10，M17管開啟，同時電流流過Q2，為Q3基極提供偏置，M12的源極為Q0，Q1，Q4提供偏置，整個帶隙基準部分有電流流過，開始工作。當帶隙基準正常工作后，M3，M4管導通，M5管的柵極電壓拉低，通過反相器后變為高電平，M17管關閉，從而減少了電源消耗。Q2，Q3，R2組成的負反饋網絡提高了帶隙基準電壓REF的帶負載能力。

2 仿真分析

對圖2所示的電路采用Hspice進行仿真，本文的帶隙基準電路是用在LED驅動芯片中的，電源電壓為7.5 V，對REF進行從–40~+125 ℃的溫度掃描，所得的結果如圖3所示。由該圖可知，基準電壓在1.227 5~1.229 8 V變化，溫漂約為11.36×10–6。在溫度為25℃時基準電壓約為1.229 7 V，達到了設計要求。

圖3 基準電壓隨溫度變化曲線

帶隙基準電源抑制比的仿真如圖4所示，當電源電壓較低時，輸出電壓跟隨電源電壓上升，當電源電壓高于3.4 V左右時，輸出電壓逐漸穩定，在6~8 V時較為穩定，相對變化量為0.85%，滿足了設計要求。這種現象主要是因為在電源電壓低于3.2 V時，MOS管工作于線性區，相當于電阻，輸出電壓隨著電源電壓上升。當高于3.4 V時，MOS管工作于飽和區，整個電路穩定工作，輸出基準電壓也較穩定。

圖4 基準電壓隨電源電壓變化曲線

3 結論

設計了一種用于LED驅動芯片的無運放帶隙基準源，通過Hspice進行了仿真，結果表明，基準源輸出電壓REF在–40~+125 ℃的溫度范圍內，溫漂約為11.36×10–6，在6~8 V電源電壓范圍內，基準電壓變化較小，相對變化量僅為0.85%，滿足了設計要求。

[1] 班焯. 基于DC-DC的白光LED驅動電路的研究與設計 [D]. 長沙: 湖南大學, 2009.

[2] 段聞勇. 白光LED驅動芯片設計 [D]. 合肥: 合肥工業大學, 2010.

[3] BONI A. Op-amps and startup circuits for CMOS bandgap references with near 1-V supply [J]. IEEE J Solid State Circuits, 2002, 37(10): 1339-1343.

[4] DOYLE J, LEE Y J, KIM Y B, et al. A CMOS bandgap reference circuit with sub-1-V power supply voltage [J]. IEEE J Solid State Circuits, 2004, 39(1): 252-255.

[5] 畢查德·拉扎維. 模擬CMOS集成電路設計 [M]. 西安: 西安交通大學出版社, 2003: 312-315.

[6] 陳碧, 羅嵐, 周帥林, 等. 一種低溫漂CMOS帶隙基準電壓源的設計[J]. 電子器件, 2004, 27(1): 79-82.

[7] 胡賽君. 一種低電壓帶隙基準電壓源的設計[J]. 電子元器件應用, 2009(8): 61-63.

[8] 李亮, 陳珍海. 一種共源共柵自偏置帶隙基準源設計[J]. 電子與封裝, 2010, 10(1): 24-27.

（編輯：陳豐）

A bandgap reference designed for LED backlight driver

HE Xiaoyu

(The 47th Research Institute of China Electronics Technology Group Corporation, Shenyang 110032, China)

Based on the basic theory of bandgap reference, a bandgap reference circuit for LED backlight driver was designed. Compared with the traditional ones, there is no amplifier in the present bandgap reference circuit. The circuit was designed on 0.5mm BCD process and simulated by Hspice. When the circuit is operated at 7.5 V power supply with the temperature range of –40~+125℃, the variation of the bandgap reference output voltage is 2.3 mV, and the temperature drift coefficient is only 11.36×10–6. When the power supply varies from 6 V to 8 V, the relative variation of the bandgap reference output voltage is only 0.85%. It meets the design requirements.

LED backlight driver; bandgap reference; cascode; channel length modulation; start-up circuit; simulation

10.14106/j.cnki.1001-2028.2016.07.006

TN432

A

1001-2028（2016）07-0023-04

2016-05-11

何曉宇（1984－），女，遼寧海城人，研究生，主要從事集成電路工藝及設計工作。

2016-07-01 10:50:42

http://www.cnki.net/kcms/detail/51.1241.TN.20160701.1050.011.html