數字量存儲測試裝置設計

申曉敏，錢禮華，劉保煒，呂　倩，白　蕾

(中國兵器工業試驗測試研究院，陜西 華陰　714200)

?

數字量存儲測試裝置設計

申曉敏，錢禮華，劉保煒，呂倩，白蕾

(中國兵器工業試驗測試研究院，陜西 華陰714200)

隨著火箭橇試驗測試領域的拓寬，帶來了時序信號、彈翼展開信號、作動筒信號、舵張信號、時間序列等一系列數字量信號的測試難題。針對以上測試需求，提出了以時序控制電路和存儲電路為核心的數字量存儲測試裝置設計思路，并就該裝置的硬件設計、軟件設計及設計驗證進行了全面的分析。

時序信號；數字量； 存儲測試； CPLD

本文引用格式：申曉敏，錢禮華，劉保煒，等.數字量存儲測試裝置設計[J].兵器裝備工程學報，2016(8):109-112.

近年來隨著火箭橇試驗技術的發展，帶來一系列測試難題，其中數字量測試僅是其中之一。如：為了對發動機點火時刻進行研究，需測量發動機時序點火信號；為了對試驗彈綜控機的工作情況分析提供依據，需對彈翼展開過程、到位信號、作動筒信號、子彈藥拋灑等時間序列進行測試。本文綜合考慮以上測試信號的特點，經分析歸類，通過信號調理和隔離，結合CPLD和非易失性存儲器的特點，設計通用的數字量存儲測試裝置。

1　系統概述

在數字量存儲測試裝置的設計中，為了實現信號的匹配，利用光耦隔離的方式設計信號調理電路。為了對數字量信號實現較高采樣頻率，以及采樣頻率可靈活設置，應用可編程邏輯器件CPLD和單片機聯合實現時序設計和時鐘控制，同時利用可編程電子晶振實現時鐘的靈活配置。數字量信號存儲測試完畢后，對存儲器內存儲的數據，利用單片機的P1口作為控制口，通過UART將存儲器內數據讀取至PC機，并以純文本格式保存。最后對保存的數據作進一步的分析處理，以此對試驗分析提供依據。系統設計總體框圖如圖1。

圖1　系統設計總體框圖

2　硬件設計

在系統硬件電路設計過程中，主要圍繞信號調理、高速采樣、存儲時序控制、時鐘控制、數據讀取控制等方面展開。相應地進行一系列芯片選型，并提出相關技術指標。

2.1主要技術指標

本文技術指標的設計主要通過分析數字量信號的時間分辨率和信號持續時間等因素，結合晶振和存儲器的選型，設計采樣頻率可調、采集時間可選的通用數字量存儲測試裝置，以滿足火箭橇試驗數字量存儲測試的需求。

數字量存儲測試裝置主要技術指標如下：

1) 通道數：8 ch

2) 采樣頻率：6.4 ksps、12.8 ksps、25.6 ksps、51.2 ksps、100 ksps、200 ksps、400 ksps、800 ksps、1.6 Msps

3) 存儲容量：1 MB、2 MB、4 MB、8 MB

4) 觸發方式：斷靶

5) 供電電壓：單電壓5 V

6) 記錄時間：不小于5 s(根據采樣頻率和存儲容量計算確定)

2.2信號調理單元設計

信號調理單元的設計主要針對不同類型的數字量信號，為了實現輸入信號的匹配性，利用光耦隔離的方式，將需要記錄的不同數字量信號通過光耦，然后送入存儲器。設計原則為利用光耦工作電流5～20 mA；光耦不同輸入端間相互隔離，輸入信號互不干擾，提高信號隔離度，避免通道串擾；光耦輸入端與輸出端不共地，提高系統信噪比。

2.3單片機控制單元設計

在系統設計過程中，單片機作為核心控制單元之一，主要負責數據的采集和讀取控制，其中主要利用P1口作為控制口，P2口作為數據接口，P3口應用外部中斷和UART。

在數據采集過程中，利用P1口輸出相關控制信號給CPLD和電子晶振，同時控制74LS245[1]。通過單片機信號對電子晶振可編程端口的控制來實現時鐘的輸出和采樣頻率的設置；單片機的外部中斷0接收觸發信號后，輸出控制和啟動信號給CPLD，使系統開始采集。為了實現采集和讀取過程中數據端口的相互隔離，利用單片機輸出相應的控制信號給兩片74LS245，使其能有效地置于數據有效或高阻抗狀態，以及控制數據的方向。

在數據讀取過程中，主要利用單片機相應的控制和UART[2-3]，以及CPLD的時序控制，使數據有效地從存儲器經P2口和UART傳輸至PC機，以便進行后續處理。

單片機控制單元設計如圖2所示。

2.4CPLD控制單元設計

CPLD是超大規模可編程邏輯器件的主流器件之一，其直接面向用戶，具有極大的靈活性和通用性。本研究利用其邏輯功能塊，應用模塊化設計思想實現控制單元設計。CPLD控制單元主要負責采集和讀數過程中相應控制信號的獲得和地址發生器的產生，以便給存儲器提供所需的讀寫信號和地址推進信號，使采集過程中數據存入相應的存儲單元，讀取過程中從相應的存儲單元取出數據傳輸至PC機。CPLD內部時序設計電路[4-7]和仿真時序如圖3所示。

圖2　單片機控制單元設計圖

圖3　CPLD內部時序設計和仿真結果

數字量存儲測試裝置的設計，不經過A/D轉換，通過信號隔離調理電路，提高信號的抗干擾能力，使信號干凈無毛刺，滿足火箭橇試驗強電磁干擾環境應用要求。利用單片機和CPLD的聯合控制技術，優化資源，實現模塊化設計，提高程序執行效率。

3　軟件設計

系統軟件設計[2-3]主要是單片機采集程序控制部分和數據讀取部分，以及相應的軟件仿真，其程序流程如圖4所示。

圖4　單片機程序流程

3.1KeilC51軟件仿真

根據采集、讀數要求的時序和控制信號對程序進行調試，當程序編譯、鏈接無誤后，進入仿真環境，在程序執行過程中觀察P1口的變化，同時對P2口賦值觀察SBUF的變化，直到滿足設計要求。

3.2單片機輸出控制信號測試

對單片機輸出控制信號用示波器進行檢測驗證使其滿足設計要求。

3.3利用串口調試助手發送數據以檢測程序

應用串口調試助手，對P2口置不同的值，進行串口發送，觀察顯示的值與預置的值是否一致，若一致表明串口發送正常。

4　設計驗證

4.1靜態檢測

對數字量存儲測試裝置的靜態檢測主要考慮利用該裝置輸入端相互隔離的特性，將其每個輸入通道各自接地或接高電平信號，然后進行采集，最后讀取數據并進行處理，發現各輸入端分別為全“0”或全“1”狀態，驗證了其輸入端相互隔離，數據采集、讀取過程中數據端互置為高阻抗的狀態；同時驗證該裝置各項功能是否正常，滿足設計要求。

4.2動態檢測

對數字量存儲測試裝置的動態檢測主要利用信號源，將信號源產生的階躍信號、脈沖信號、模擬通斷、斷通信號加載至其輸入端，然后進行采集記錄，最后讀取數據并進行分析處理，其檢測示意圖如圖5所示。

圖5　動態檢測示意圖

對數字量存儲測試裝置采集記錄的信號源數據進行分析處理后，可得到模擬信號源輸入端輸入的信號，可見，該測試裝置能動態復現信號源信號，功能穩定，其動態測試檢測效果良好。

4.3應用驗證

將本次設計的數字量存儲測試裝置搭載某火箭橇試驗進行進一步地檢驗與驗證，可得到圖6所示的測試結果，其中橫坐標為時間，單位為s，縱坐標為數字量信號，即高、低電平(0、1信號)。其中Y信號由高(1)到低(0)，表示某展開到位信號；R信號由高(1)變低(0)，再變高(1)，表示產生一脈沖信號。可見，該測試裝置能動態復現被測信號，并且測試信號無毛刺，表明其功能穩定，使用可靠，達到產品化、實用化的目的，為今后火箭橇試驗中數字量信號的存儲測試奠定堅實的基礎。

圖6　動態信號檢測結果

5　結論

本研究針對火箭橇試驗測試需求設計的數字量存儲測試裝置，經過靜、動態檢測和應用驗證，測試效果良好，各項指標滿足設計和應用要求，達到了本次設計的目的。

[1]閻石.數字電子技術基礎[M].北京：高等教育出版社，2003.

[2]江小華，李豪杰，張河.基于微控制器的微型存儲測試系統的設計[J].儀器儀表學報，2002,23(6):588-591.

[3]孫婷婷，馬鐵華，沈大偉.基于AVR單片機的大容量存儲測試系統[J].傳感器世界,2010,16(6):27-29.

[4]羅苑棠.CPLD/FPGA常用模塊與綜合系統設計實例精講[M].北京：電子工業出版社，2007.

[5]姚嘉.CPLD在超高速數據采集系統中的應用[J].電子技術應用，1998,24(10):58-59.

[6]肖勝武，靳鴻，祖靜.基于CPLD的存儲測試系統的研究[J].電子測量與儀器學報，2008,22(z2):626-629.

[7]魏明生,劉瑩,訾斌,等.基于CPLD高速信號存儲測試系統的設計[J].微計算機信息,2008,24(28):197-198.

(責任編輯楊繼森)

Design of Test Device of Storage for Digital Signal

SHEN Xiao-min, QIAN Li-hua, LIU Bao-wei, LYU Qian, BAI Lei

(Test & Measuring Academy of Norinco. Group, Huayin 714200, China)

According to the development of the test field that the trial of the rocket sled, there is a series of test puzzle for digital signal, such as the signal of time serial, the evoloving signal of wing and helm, the signal of action and so on. Aim at the upwards requirements of test, this article brought forward the core of design of test device of storage for digital signal that the control and storage circuit. And this article described the design of hardware and software, and the test of the design for the equipment intensively.

the signal of time seria；digital signal；the test of storage；CPLD

2016-02-20；

2016-03-20

申曉敏(1983—)，女，工程師，主要從事存儲測試研究。

10.11809/scbgxb2016.08.025

format:SHEN Xiao-min, QIAN Li-hua, LIU Bao-wei, et al.Design of Test Device of Storage for Digital Signal[J].Journal of Ordnance Equipment Engineering,2016(8):109-112.

TJ011.+2

A

2096-2304(2016)08-0109-04

【信息科學與控制工程】