一種S波段八路串饋分配器/合成器設計

劉朋朋，戴　煒

(中國船舶重工集團公司第七二四研究所，南京 211153)

?

一種S波段八路串饋分配器/合成器設計

劉朋朋，戴煒

(中國船舶重工集團公司第七二四研究所，南京 211153)

摘要：給出了串饋分配器/合成器的一種綜合設計方法，設計了一種S波段八路串饋分配器/合成器，實測結果在10%頻帶內，八路幅度分配平衡度±0.3 dB，駐波小于1.3，插入損耗0.8 dB，幅相一致性高，實測與仿真結果吻合良好。

關鍵詞：串饋；功率分配器；功率合成器；定向耦合器

0引言

并饋形式的功率分配器通常以一分二分配器為基本單元，多級級聯，方便實現2n路的功率分配，其中n為級數。相比而言，串饋形式的分配器/合成器能夠靈活地把任意n個單元組件組合起來，尺寸小、效率高，被廣泛用于大功率固態發射機中。串饋分配器/合成器是由不同耦合度的多個定向耦合器串接而成。這種分配器/合成器為互易網絡，具有較高的效率、良好的駐波特性與端口之間隔離。

如圖1所示，在固態發射機中，串饋分配器將輸入功率N等分，功率分別由N個放大器放大后由串饋合成器合成輸出，N可以為任意整數。串饋分配器與串饋合成器結構相同，由N個不同耦合度的定向耦合器組成，相鄰的定向耦合器用傳輸線連接。

定向耦合器為串饋分配器/合成器的基本單元。串饋分配器每一路輸出功率隨該路定向耦合器耦合度的細微差異而改變，相鄰兩路輸出信號的相位差由相鄰兩級定向耦合器之間的傳輸線長度決定。

圖1　固態發射機串饋分配器/合成器使用框圖

1設計理論

1.1各級定向耦合器耦合度Cn的確定

串饋分配器/合成器由不同耦合度的定向耦合器串接而成，一般以串饋分配器為例分析。如圖2所示，分配器輸入口至第1個定向耦合器輸入口的損耗記為I1，第n個定向耦合器輸入口至第n+1個定向耦合器輸入口的損耗記為In+1。串饋分配器各輸出口的耦合功率如表1所示。若I1=I2=I3=…=IN,則表1化簡為表2。

圖2　串饋分配器/合成器原理圖

表1　串饋分配器各類型功率計算結果

表2　串饋分配器各類型功率簡化計算結果

串饋分配器等功率輸出的情況下各端口耦合輸出的功率相等。得到

(1)

由公式(1)可見，Cn(n=1…N)隨I1變化。在I1已知的情況下，解方程組(1)能夠求得Cn。

以八路串饋分配器/合成器為例。理想情況下，串饋分配器沒有損耗，I1=0，則

若損耗I1不為零，耦合度Cn隨I1變化明顯。從公式(1)看出，I1誤差對耦合度Cn的影響從初級向末級逐漸擴大。影響I1的因素有很多，包括介質材料屬性、金屬材料特性、金屬厚度等。本文以帶狀線為傳輸線，損耗可由公式α=αc+αd計算[1]，其中αc為導體損耗，αd為介質損耗。

1.2各級傳輸線長度的確定

(1) 如圖3所示，若串饋分配器各輸出口的相位相等，則A點需滿足

(2)

其中n為整數。一般情況下，可以方便地令l1=l2，則

(3)

依此類推，串饋分配器/合成器中各定向耦合器的末端至下一級定向耦合器的首端距離為3λg/4。

串饋分配器/合成器的末級功率直接輸出，G點需要滿足

(4)

其中n為整數。因為lN-1=lN，則

(5)

圖3　串饋分配器/合成器傳輸線長度示意圖

(2) 串饋分配器、合成器配對使用時，對各輸出口的相位沒有要求，只要保證每一路信號的傳輸路徑一致即可。即滿足

(6)

BC=DE=…=HI

(7)

3綜合設計

設計一種S波段一分八串饋分配器，其技術指標要求如下：

頻率：f0±200MHz

插入損耗：≤1dB

駐波：≤1.3

隔離度：≥20dB

幅度不平衡度：≤±0.4dB。

設計步驟如下：

(1) 選擇Rogers的板材，介電常數為2.55，如圖4所示，介質厚度h1=60mil，h2=10mil。根據文獻[2]計算得到I1=0.015，代入公式(1)計算得到各端口的耦合度如表3所示。表3中還列出了無耗情況的計算結果作為對比。

表3　八路串饋分配器/合成器各端口耦合度

(2) 根據耦合度Cn的計算結果，分別設計每一級定向耦合器。如圖4所示，本文采用分層偏置耦合器[2-4]為基本單元。分層偏置耦合器的可變變量為w,w0,s,b，當印制板厚度選定后可變變量剩為w,w0。分層偏置耦合按照式(8)和(9)分為強耦合和弱耦合兩種情況。

圖4　分層偏置耦合器示意圖

強耦合條件滿足

(8)

弱耦合條件滿足

(9)

設計分層偏置耦合器尺寸時，先假設為強耦合，在各端口阻抗匹配條件下，根據頻帶內各個耦合器的耦合度設計各個定向耦合器的理論尺寸。根據公式(8)、(9)，端口6～8為強耦合，端口1～5為弱耦合，帶狀線的尺寸根據文獻[2]中的公式進行計算。

根據耦合度Cn，得到各級定向耦合器的理論尺寸如表4所示。

(3) 電磁仿真優化

使用HFSS建立的仿真模型如圖5所示。各個定向耦合器隔離端連接電阻R，耦合端為輸出口，相鄰的兩個定向耦合器之間采用長度可變的傳輸線調節輸出端口的相位。優化后的仿真結果如圖6所示。

表4　八路串饋分配器/合成器中各個定向耦合器尺寸

圖5八路串饋分配器/合成器仿真模型

圖6　八路串饋分配器/合成器仿真結果

4研制結果

研制的S波段八路串饋分配器/合成器如圖7所示，其八路端口之間間距為40mm。表5中給出了頻帶內駐波的最大值，表6中給出了頻帶內八路幅度分配的變化范圍。測試結果跟仿真結果吻合良好。

圖7　八路串饋分配器/合成器實物圖

Port0Port1Port2Port3Port4Port5Port6Port7Port8VSWR1.181.251.231.251.261.161.11.041.21

表6　八路串饋分配器/合成器幅度分配測試結果

實際測量結果與仿真設計結果對比發現，受I1誤差影響，串饋分配器末端功率輸出偏差較前端更加明顯，I1誤差對八路串饋分配器各端口的幅度不平衡度影響很大。根據實測結果修正I1的值能夠更加準確地反映真實損耗，進而改善八路串饋分配器各端口的幅度不平衡度。

5結束語

本文先對串饋分配器/合成器設計理論進行了分析，給出了S波段八路串饋分配器/合成器綜合設計方法，進而研制了一種S波段八路串饋分配器/合成器。實測與仿真結果吻合良好。與并饋形式相比，這種設計更容易實現任意路數的分配/合成，體積、損耗更小，效率更高。采用本文綜合設計方法能夠完成各個頻段任意路數的串饋分配器/合成器的設計，具有工程指導意義。

對不等功率輸入/輸出的串饋合成/分配器，亦可以采用本文的理論分析方法。根據損耗I1的計算或測量結果，按照功率比的要求，計算得到串饋合成/分配器的主要尺寸。

參考文獻：

[1]David M Pozar.微波工程[M].張肇儀,等譯.北京：電子工業出版社，2009.7.

[2]J Paul Shelton，JR.Impedances of Offset Parallel-Coupled Strip Transmission Lines[J].IEEE Trans.on MTT,1966,14(1)：7-13.

[3]鄒練鋒,宋輝.基于串饋定向耦合器的三路功率合成器的設計[J].通信對抗,2012(3)：33-35.

[4]朱乙平，等.一種新型30dB雙定向耦合器的設計[J].雷達與對抗,2008(3)：22-25.

Design of an S-band eight-way series-feed divider/combiner

LIU Peng-peng, DAI Wei

(No.724 Research Institute of CSIC, Nanjing 211153)

Abstract:An integrated design of the series-feed power divider/combiner is given. An S-band eight-way series-feed power divider/combiner is designed. The test results indicate that the balanced degree of the eight-way amplitude distribution is ±0.3 dB, the VSWR is less than 1.3, the insertion loss is 0.8 dB with highly consistent amplitudes and phases, which are in good accordance with the simulation results.

Keywords:series feed; power divider; power combiner; directional coupler

中圖分類號：TN81

文獻標志碼：A

文章編號：1009-0401(2016)01-0044-04

作者簡介:劉朋朋(1986-)，男，工程師，碩士，研究方向：饋線系統設計；戴煒(1983-)，男，工程師，研究方向：饋線器件設計。

收稿日期：2015-12-15；修回日期：2016-02-01