厚膜HIC鍍金引線柱直接采用錫基焊料研究

劉俊夫，鄭 靜

?

厚膜HIC鍍金引線柱直接采用錫基焊料研究

劉俊夫，鄭 靜

（中國電子科技集團公司第43研究所，安徽 合肥 230088）

電裝行業中對鍍金界面采用錫基焊料軟釬焊之前進行搪錫去金的標準一直存在爭議。采用SEM、體視顯微鏡等設備對厚膜混合集成電路（HIC）組裝過程中鍍金引線柱采用錫基焊料釬焊（不進行搪錫去金處理）工藝進行了研究。結果發現，典型金層厚度（1.3~2.5 μm）引線柱釬焊后能夠通過環境試驗應力考核和高溫-長期儲存試驗；內引線柱局部鍍薄金（0.5~1 μm）的樣品在高溫-長期儲存試驗過程中抑制Ni-Au-Sn化合物生長的效果更加明顯，可以作為一種高可靠HIC鍍金引線柱不去金焊接的優選封裝結構。

厚膜混合集成電路；鍍金引線柱；錫基焊料；金脆；搪錫；釬焊

錫基軟釬焊工藝對焊接界面的可焊性比較敏感，為了避免焊接界面氧化，通常會采用電鍍/化鍍鎳-金層來保護焊接表面并實現焊接過程中焊料的良好浸潤[1-5]。但是20世紀80年代，中國空間技術研究院的某型產品鍍金引線焊點的焊接界面發生了開裂的失效模式，在失效分析的過程中引出了鍍金界面采用錫基軟釬焊工藝產生“金脆”的問題。因此，該院在國內電裝領域較早地提出了鍍金引線在焊接前要進行搪錫去金處理的要求。

多年以來，關于鍍金引線柱在焊接前進行搪錫去金處理的國內外標準要求并不統一，電裝行業中對該要求的執行情況也不一致[6-14]。尤其是與印制電路板（PCB）電路工藝結構有本質不同的厚膜HIC行業，對于是否應執行這一要求一直有較大的爭議，且未見到國內外有文獻具體闡述搪錫去金要求在厚膜HIC行業的適用性問題。本文分析了厚膜HIC的行業標準要求以及工藝結構特點，驗證了厚膜HIC在組裝過程中鍍金引線柱直接采用錫基焊料軟釬焊（不進行搪錫去金）的可靠性和合理性。

1 “金脆”機理

當在鍍金界面進行錫基焊料的軟釬焊工藝過程中，由于Au與Sn的相容性非常好，Au、Sn之間的擴散作用產生了多種形式的Au-Sn二元金屬間化合物。一般認為：當焊料中Au的質量分數＞3%時，AuSn4化合物便會生成。這些中間相化合物的維氏硬度較高，呈脆性。當Au-Sn化合物集中在焊接界面分布成層時會降低焊接界面的強度，這就是所謂的“金脆”現象。

2 不同國家/地區的相關標準

表1統計了各國家/地區的行業標準關于鍍金界面進行錫基焊料軟釬焊之前進行“搪錫去金”的不同要求。國內很多軍工院所從事焊接電裝領域的專家們還有一種共識：當鍍金層厚度小于1.27 μm時，使用錫基焊料的軟釬焊工藝不會產生“金脆”問題，可以不用進行去金處理（當然前提是金層應該足夠致密以保護覆蓋的阻擋層不被氧化）[15]。也有持保守觀點的專家認為所有電裝行業都應該按照表1中ECSS-Q-ST-70-18A的要求使用吸錫線去除搪錫的焊料或采用雙錫鍋法，這樣才算是“去金”。

表1 對搪錫去金工藝要求的不同標準

Tab.1 Different standards of pretinning and degolding process requirements

值得關注的是：作為電裝領域一個分支行業，表1中所列的混合集成電路主要依據的行業規范并沒有要求鍍金界面采用錫基焊料軟釬焊前進行搪錫去金（雖然GJB2440A——2006規定“引線和引出端的鍍金層厚度應為1.3~5.7 μm”）。國內主流的高可靠HIC生產廠家多年來也基本沒有未執行這一要求。對Interpoint公司、IR公司、VPT公司等國外主流HIC廠商生產的高質量等級HIC（/883 QML級以及SPACE級）樣品進行分析，發現電路內部的鍍金內引線柱金層厚度均超過了1.27 μm，均采用錫基焊料軟釬焊工藝，但均未采用搪錫去金后再進行焊接的工藝。

圖1是鍍金層厚度為3.09 μm的引線柱采用Sn62Pb36Ag2焊料進行一次回流焊接的焊接界面剖面圖，局部殘留了沒有完全融入焊料的金鍍層,說明較厚的鍍金層一次回流焊接不能完全去金。

圖1 引線柱焊接后局部殘留鍍金層

3 仿真分析

厚膜HIC引線柱的典型焊接結構見圖2。

圖2 厚膜混合集成電路引線柱部位的焊接結構示意圖

厚膜HIC采用印制-燒結工藝將導體、電阻、絕緣介質等厚膜漿料附在陶瓷板上作為電路基板。陶瓷板通常采用高強度且熱膨脹系數（CTE）與IC裸芯片及10#鋼等材質相匹配的Al2O3陶瓷、BeO陶瓷或AlN陶瓷，因此，厚膜HIC能夠在鋼制管殼中實現氣密封裝，并且工藝結構的熱匹配性好，結構強度高，能夠承載很高功率密度的電路。

電裝行業一些專家認為厚膜HIC鍍金引線柱的焊接工藝要求應與PCB電路一致。但實際上，PCB電路的基板材質和材料屬性與厚膜HIC中的陶瓷基板有本質的不同。材料阻燃等級較高的FR4級PCB板通常采用環氧樹脂、玻璃纖維和銅箔進行高溫層壓制成。這種材質在玻璃纖維層壓的方向的CTE約為15×10-6/℃，因此，PCB電路在表貼大尺寸IC芯片（如BGA封裝結構）時會發生明顯的熱失配現象。PCB板另一個更加顯著的特點是：在垂直于板面的軸方向上，由于沒有玻璃纖維的約束，其CTE能夠高達（50~60）×10-6/℃，并且吸潮后容易沿軸膨脹；一旦PCB的溫度超過g點，軸方向的CTE值還會非線性地成倍增長。這也是導致PCB電路行業中“爆板”現象的主要原因之一。

Al2O3陶瓷基板與FR4級PCB材料屬性的差異如表2所示。

表2 Al2O3陶瓷基板與PCB材料屬性

Tab.2 Material properties of Al2O3 substrate and PCB

將圖2結構的基板分別采用Al2O3和PCB進行建模，然后在溫度循環條件下對引線柱焊接面受力情況進行有限元仿真分析。溫度條件為：

在整個溫度循環過程中，采用Al2O3基板結構的引線柱焊接界面承受的最大主應力（絕對值）分布云圖如圖3的剖面圖所示；采用PCB基板結構的引線柱焊接界面承受的最大主應力（絕對值）分布云圖如圖4的剖面圖所示。

圖3 Al2O3基板的引線柱焊接界面承受的應力分布

Fig.3 Stress distribution of pins' soldering structure in Al2O3substrate

分別在圖3和圖4中的焊接界面取A點和B點兩個取樣點，然后采集兩個取樣點隨溫度變化過程中的受力情況，如圖5和圖6所示。

通過圖3~圖6能夠看出：在溫度循環條件下使用PCB基板的引線柱焊接界面受力更大，焊接界面更容易失效，尤其是在高溫條件下。而很多整機單位使用的PCB厚度大于1 mm，這種軸方向的失配現象更加顯著。

因此，相比于電裝行業通用的PCB電路以及分元立器件的行業標準考核要求，HIC行業標準要求的環境試驗考核條件更加嚴酷并且具有本行業特殊的禁限用工藝要求。這些標準要求與其混合集成的特點以及穩定性更高的工藝結構設計是緊密相關的。HIC行業多年的發展歷程也驗證了行業標準的合理性。

圖4 PCB基板的引線柱焊接界面承受的應力分布

圖5 A點應力與溫度對應關系

圖6 B點應力與溫度對應關系

4 可靠性驗證

為驗證高可靠厚膜混合集成電路組裝過程中鍍金引線柱采用錫基焊料軟釬焊（不進行搪錫去金處理）工藝的可靠性，本文設計了以下系列的驗證試驗。

4.1 耐環境應力試驗

隨機抽取中國電科43所圣達公司為某空間項目配套金屬管殼（封口面周長166 mm）中的鍍金引線80根引線柱，用Fisher XBLM237型X射線測厚儀進行鍍金層厚度測量。測量結果表明：鍍金層的厚度區間為1.6~2.41 μm，平均值為1.8 μm。選擇不同金層厚度的引線柱樣品分別編號為a#（1.65 μm）、b#（2.41 μm）、c#（1.6 μm）、d#（2.15 μm）、e#（2.15 μm）。所有引線柱均不進行搪錫去金處理，隨外殼一起按照圖2的結構采用再流焊工藝一次完成焊接，基板材質為Al2O3（純度96%）。將上述樣品用平行縫焊方式完成密封后，進行表3所示的環境試驗。其中溫度循環試驗的循環次數為215次，嚴于GJB2438A——2002中C1分組QML條件規定的100次循環。

4.1.1 鏡檢

環境試驗結束后，在30~50倍體視顯微鏡下對引線柱樣品焊接結構形貌進行觀察：引線柱焊點表面光亮，焊接界面無開裂等受損跡象。

表3 環境試驗條件

Tab.3 Environment test conditions

4.1.2 SEM和EDS分析

使用FEI Quanta 200型掃描電子顯微鏡對a#、b#引線柱樣品的焊接結構剖面進行SEM和EDS分析，結果如圖7和圖8所示。

通過對圖7和圖8分析可以看出：引線柱焊接界面區域結合良好、致密，Au-Sn金屬間化合物未發現有明顯的積聚和突出生長，也未見其成層分布，樣品的焊接界面無金屬間化合物脆化導致開裂的情況。距Ni-P層約5~10 μm之間的反應產物層中C、D兩點的成分數據表明引線柱鍍金層已完全熔入釬料中。圖8中的數據表明Ni-P層以外的反應產物層厚度約2 μm，主要含有Ni、Sn、Pd及少量Au的成分，成分主體應為(Ni,Au)3Sn4。a#、b#樣品中金屬間化合物的分布基本一致，金元素含量也基本一致。這表明：在混合集成電路內引線柱鍍金層厚度在1.3~2.5 μm的情況下不進行搪錫去金處理，直接用Sn62Pb63Ag2焊料進行再流焊形成的焊接結構基本一致且能夠通過GJB2438A——2002規定的QML條件下的環境試驗考核。

圖7 a#樣品SEM 照片和EDS分析數據

圖8 b#樣品SEM 照片和EDS分析數據

4.1.3 極端試驗

選擇c#、d#、e#樣品按照4.1節相同的方式組裝樣品并完成表4規定的試驗項目，其中溫度循環試驗的循環次數增加至500次。經歷極端試驗條件后，在30~50倍體視顯微鏡下對引線柱焊接結構形貌進行觀察，具體形貌如表4所示。引線柱焊點在極端環境試驗應力作用下發生明顯粗化，但焊接界面無開裂等受損跡象；對焊接界面進行剖面并用500倍金相顯微鏡觀察焊接界面，引線柱-焊料-銅環各塊體材料結構完整，界面無開裂等受損現象。

綜合本節分析可以得出：高可靠厚膜HIC組裝過程中，對鍍金引線柱（金層厚度為1.6~2.41 μm）不進行搪錫去金而直接采用Sn62Pb36Ag2焊料進行軟釬焊得到的焊接結構，能夠通過GJB2438A——2002規定的環境試驗分組考核，并且可靠性裕度較高。

4.2 長期使用可靠性評估試驗

4.2.1 金鍍層厚度為1.6~1.83 μm試驗

選擇某空間項目用厚膜混合集成電路樣品，引線柱金鍍層厚度為1.6~1.83 μm，焊接結構與4.1節相同。按電路詳細規范篩選合格后進行125 ℃、滿載2 000 h加電老煉試驗合格，然后進行表3中的機械沖擊試驗，試驗結束后電測試合格。將試驗后的樣品在30~50倍體視顯微鏡下對引線柱焊接結構形貌進行觀察，引線柱區域的焊接形貌正常，焊點在長期高溫作用下發生粗化，但焊接界面無開裂等受損跡象。

表4 環境試驗后引線柱焊點外觀和剖面形貌

Tab.4 Sectional views of soldered pins after environment tests

將鍍金層厚度為1.6 μm的引線柱焊接樣品編號為f#，鍍金層厚度為1.83 μm的引線柱樣品編號為g#。將f#和g#樣品進行剖面-腐蝕，用金相顯微鏡觀察的形貌如圖9所示，樣品焊接結構各塊體材料結構完整，引線表面的Au層已完全熔入釬料中，焊接界面區域結合良好、致密，無界面開裂情況。

圖9 樣品剖面形貌照片

選擇g#樣品的焊接結構使用Hitachi S4300型掃描電子顯微鏡進行SEM & EDS分析，結果如圖10所示。

圖10 g#樣品焊接界面的SEM照片和EDS分析

通過圖10可以看出：引線柱鍍金層已經完全熔解在釬料中，在Ni-P層與釬料的反應產物層含有Ni、Sn及Au的成分，Au元素在經歷長期高溫處理后發生了“洄游”現象，阻擋層中的Ni元素也不斷參與金屬間化合物繼續擴散生長，導致(Ni,Au)3Sn4生成物層厚度生長至約10 μm。但Au-Sn金屬間化合物未發現有明顯的積聚和突出生長，也未見其成層狀分布。樣品的焊接界面強度能夠承受14 700 m/s2的機械沖擊，且未出現因金屬間化合物的脆化導致開裂的情況。

4.2.2 金鍍層厚度為1.8~1.97 μm試驗

選擇某長期可靠性驗證工程的代表品種厚膜HIC，引線柱鍍層厚度范圍為1.8~1.97 μm，按照詳細規范篩選合格后，進行125 ℃、21 900 h（2.5年）高溫烘焙后進行電測試合格，然后進行表4所示的機械沖擊試驗，試驗結束后電測試仍合格。將該樣品在30~50倍體視顯微鏡下對引線柱焊接結構形貌進行觀察，引線柱區域的焊接形貌正常，焊點在長期高溫作用下發生明顯粗化，但無開裂等受損跡象。

將鍍金層厚度為1.8 μm的引線柱焊接樣品編號為h#，鍍金層厚度為1.97 μm的引線柱樣品編號為i#。將h#和i#樣品進行剖面-腐蝕，用金相顯微鏡觀察的形貌如圖11所示，樣品焊接結構各塊體材料結構完整，引線表面的Au層已完全熔入釬料中，焊接界面區域結合良好、致密，無界面開裂情況。

圖11 樣品剖面形貌

選擇i#樣品的焊接結構使用Hitachi S4300型掃描電子顯微鏡進行SEM和EDS分析，結果如圖12所示。

從圖12中可以看出，(Ni,Au)3Sn4生成物層厚度增長至20 μm左右，在Ni-P層表面還生成了一層較薄的Ni-Sn合金層。Au-Sn金屬間化合物未發現有明顯的積聚和突出生長，也未見其成層狀分布。樣品的焊接界面強度能夠承受14 700 m/s2的機械沖擊，未出現因金屬間化合物的脆化導致開裂的情況。因此，這種焊接結構能夠滿足GJB2438A——002規定的穩態壽命試驗的考核要求，且長期高溫條件下工作的可靠性裕度很高。

圖12 i#樣品焊接界面的SEM照片和EDS分析

5 內引線局部鍍薄金界面焊接的可靠性

為了答復國內電裝行業諸多專家關于“當鍍金層的厚度小于1.27 μm時，使用錫基焊料的軟釬焊工藝不會產生“金脆”，可以不用進行去金處理”的關切，43所圣達公司開發了一套對金屬管殼內引線局部鍍薄金的工藝，金層厚度穩定控制在0.5~1 μm并且實現批產應用；外引線仍滿足GJB2440A——2006規定的“（外）引線和引出端的鍍金層厚度應為1.3~5.7 μm”的要求。

選擇局部鍍薄金工藝的管殼樣品重復進行本文4.1節的試驗，試驗結果表明: 在溫度循環試驗次數增加至500次的情況下，局部鍍薄金工藝樣品的焊接結構表現與4.1節基本一致，焊接界面結合良好、致密，無界面開裂情況。將局部鍍薄金工藝的樣品進行125 ℃、2 000 h穩定性烘焙后對焊接界面進行進行SEM和EDS分析，結果如圖13所示。

圖13 局部鍍薄金內引線柱樣品125 ℃，2 000 h后焊接界面的SEM照片和EDS分析

薄金焊接界面的Ni-P層表面形成1 μm左右的Ni-Sn反應層以及5 μm左右的Ni-Sn-Au生成物層，未發現有明顯的Au-Sn金屬間化合物積聚和突出生長。(Ni,Au)3Sn4生成物層的厚度只有圖10中生成物厚度的一半，這是由于焊接過程中參與反應的金含量大幅降低，所以對(Ni,Au)3Sn4的生長以及金元素的“洄游”現象起到了明顯的抑制作用，雖然經歷長期的高溫處理，金元素在焊料中仍然以很低的含量均勻分布。因此，在薄金界面進行錫基焊料軟釬焊工藝的可靠性更高。

局部鍍薄金工藝既保證了厚膜HIC內引線不去金焊接的可靠性，又滿足了整機和分機用戶在使用HIC過程中對外引線柱部分反復插拔等工況對鍍層強度的要求，可以作為一種高可靠HIC鍍金引線柱不去金焊接的優選工藝。

6 結論

（1）混合集成電路行業標準沒有對鍍金界面的錫基焊料軟釬焊工藝提出去金的要求，國內、外主流厚膜混合集成電路生廠商也沒有執行這一要求。

（2）高可靠厚膜HIC的工藝結構與電裝行業通用的高等級PCB板電路有很大區別，前者受溫度循環應力的影響更小，失效風險更低。

（3）高可靠厚膜混合集成電路引線柱鍍金層厚度在1.3~2.5 μm情況下，采用Sn62Pb36Ag2焊料直接進行焊接得到的結構，其焊接界面強度以及高溫條件下的長期可靠性完全能夠滿足軍標要求且可靠性較高。

（4）采用局部鍍薄金工藝（內引線柱金層厚度為0.5~1 μm）的管殼能夠對焊接界面(Ni,Au)3Sn4的生長以及金元素的“洄游”現象起到明顯的抑制作用，可靠性更高。該藝可以作為一種高可靠HIC鍍金引線柱不去金焊接的優選工藝。

[1] TAMMANN G, ROCHA H. The diffusion of two metals into one another with formation of intermetallic compounds [J]. Z Anorg Chem, 1931(1): 199-289.

[2] CIULIK J, NOTIS MR. The Au-Sn phase diagram [J]. J Alloy Compd, 1993, 191: 71-74.

[3] HUSTED B, BUENE L, FINSTAD T, et al. Interdiffusion and phase formation in Au/Sn thin film coupules with special emphasis on substrate temperature during condensation [J]. Thin Solid Films, 1982, 98: 81-86.

[4] NAKAHARA S, MCCOY R J. Interfacial void structure of Au/Sn/Al metallization on Ga2Al2As light-emitting diodes [J]. Thin Solid Films, 1980, 72: 457-461.

[5] MINOR A M, MORRIS J W. Inhibiting growth of the Au0.2Ni0.5Sn4intermetallic layer in Pn-Sn solder joints reflowed on Au/Ni metallization [J]. J Electron Mater, 2000, 29(10): 1170-1174.

[6] USA MIL. MIL-STD-2000A Standard requirements for soldered electrical and electronic assemblies [S]. USA: [s.n.], 1991.

[7] USA MIL. IPC/EIA J-STD-001B Requirements for soldered electrical and electronic assemblies [S]. USA: [s.n.], 1996.

[8] EU. ECSS-Q-ST-70-08A The manual soldering of high-reliability electrical connections [S]. Noorduijk, The Netherlands: ESA-ESTEC, 1999.

[9] EU. ECSS-Q-ST-70-18A Preparation, assembly and mounting of coaxial cables [S]. Noorduijk, The Netherlands: ESA-ESTEC, 2001.

[10] 國防科學技術工業委員會. QJ 3267-2006電子元器件搪錫工藝技術要求[S]. 北京: 中國標準出版社, 2006.

[11] 國防科學技術工業委員會. GJB2438A-2002混合集成電路通用規范[S]. 北京: 中國標準出版社, 2002.

[12] 國防科學技術工業委員會. GJB2440A-2006 混合集成電路外殼通用規范[S]. 北京: 中國標準出版社, 2006.

[13] 國防科學技術工業委員會. GJB548B-2005微電子器件試驗方法和程序[S]. 北京: 中國標準出版社, 2006.

[14] 中國航天科技集團公司. Q/QJA 20085-2012宇航用混合集成電路通用規范[S]. 北京: 中國標準出版社, 2012.

[15] 李曉麟. 試論電子裝聯禁（限）用工藝的應用[C]//2009中國高端SMT學術會議論文集. 成都: 四川省電子學會, 2009: 112-115.

（編輯：陳渝生）

Study on gold plating pins directly soldering using Sn-base solder in thick film HIC

LIU Junfu, ZHENG Jin

(China Electronic Technology Group Cooperation No.43 Institute, Hefei 230088, China)

There is always existing dispute for the standards of pretinning and degolding before soldering on gold plated interface with Sn-base solder in electronic package industry. Using SEM and stereo microscope, etc. to study the gold plated pins’ soldering process (without pretinning and degolding) with Sn-base solder when assembling the high-reliable thick film hybrid integrated circuit (HIC). Results show that the pins soldering surfaces with typical gold plating thickness(1.3－2.5 μm) could pass a series of environment tests and high temperature-long term storage tests. Samples with thin gold plating thickness(0.5－1 μm) on inner pins could restrain the Ni-Au-Sn intermetallic compounds' synthesis more effectively, it should be given to this kind of packages for high reliable HIC.

hybrid integrated circuit; gold plated pin; Sn-base solder; gold embrittlement; pretinning; soldering

10.14106/j.cnki.1001-2028.2016.07.020

TN452

A

1001-2028（2016）07-0084-07

2016-06-12

劉俊夫

劉俊夫（1984－），男，河北承德人，工程師，研究方向為混合微電子技術，E-mail:liujunfu0110@163.com 。

2016-07-01 10:50:52

http://www.cnki.net/kcms/detail/51.1241.TN.20160701.1050.019.html