一種“L-2L”傳輸線去嵌入方法的優(yōu)化分析

贠明輝，王曉磊，秦 臻，陳文彬，蔡 苗，楊道國

?

一種“L-2L”傳輸線去嵌入方法的優(yōu)化分析

贠明輝，王曉磊，秦 臻，陳文彬，蔡 苗，楊道國

（桂林電子科技大學(xué)，廣西 桂林 541004）

介紹了一種基于硅基微波共面波導(dǎo)傳輸線的“L-2L”去嵌入技術(shù)的改進(jìn)方法。該方法可更加精確地剝離在片器件參數(shù)中探針焊盤寄生效應(yīng)的影響。利用ADS軟件對(duì)無焊盤的理想傳輸線結(jié)構(gòu)進(jìn)行了電磁仿真，確立了去嵌入結(jié)果精確度的判定標(biāo)準(zhǔn)。使用GSG微波探針提取了測(cè)試樣品的參數(shù)，推導(dǎo)了π型寄生參量等效電路模型中并聯(lián)導(dǎo)納不同位置（=0，0.5，1）下左、右探針焊盤的矩陣，得到了去嵌入后在片器件的本征傳輸特性參數(shù)，并結(jié)合電磁仿真對(duì)比。結(jié)果表明：=1時(shí)，其參數(shù)曲線與仿真結(jié)果最為接近(平均偏差量Δ11=18.431，Δ21=4.405，Δ11.418)。對(duì)于不同在片測(cè)試器件需要著重考慮的取值。

共面波導(dǎo)；傳輸線；參數(shù)；寄生效應(yīng)；去嵌入；測(cè)量

近些年，隨著CMOS工藝的不斷進(jìn)步，微波單片集成電路（MMIC）已獲得迅速發(fā)展，集成電路面積不斷減小，數(shù)字電路時(shí)鐘頻率由以往的MHz發(fā)展到了更高的GHz。與此同時(shí)，對(duì)微波器件的精確表征也提出了更高的要求。微波器件的線性性能指標(biāo)主要包括插值損耗、回波損耗、隔離度、駐波比等，這些指標(biāo)都可以用參數(shù)表達(dá)[1]。通常采用矢量網(wǎng)絡(luò)分析儀（VNA）進(jìn)行在片器件的參數(shù)提取。

在毫米波、亞毫米波集成電路設(shè)計(jì)中，傳輸線不再簡單應(yīng)用于電路中器件間的相互連接，還可以直接被用作硅基片上電容、片上電感、阻抗匹配、濾波器、功率分配器等，而其他的一些射頻微波模塊幾乎也都可以由傳輸線來實(shí)現(xiàn)。因此，在片傳輸線成為決定電路性能的關(guān)鍵部件，決定著微波集成電路的工作性能。在傳輸線被建模、優(yōu)化、應(yīng)用在集成電路之前，精確地表征其特性顯得十分必要。探針臺(tái)在片測(cè)試時(shí)，由于芯片尺寸非常小，無法與微波探針(GSG：Ground-Signal-Ground)直接接觸，不可避免地要在芯片兩端設(shè)計(jì)探針焊盤，以便能夠連接被測(cè)器件(DUT：Device-Under-Test)和微波探針。如圖1所示，探針焊盤的存在導(dǎo)致所測(cè)網(wǎng)絡(luò)的參考面由芯片本身C-C轉(zhuǎn)移到探針針尖B-B，故測(cè)量結(jié)果中包含額外的焊盤網(wǎng)絡(luò)參數(shù)，結(jié)果并不精確。在對(duì)芯片進(jìn)行特性表征之前需要采用去嵌入技術(shù)來剝離寄生結(jié)構(gòu)影響，以便得到芯片的本征特性[2]。

圖1 芯片測(cè)量參考面的轉(zhuǎn)移

基于級(jí)聯(lián)原理的“L-2L”去嵌入法[3]是國內(nèi)外一類比較新的去嵌入思路。將傳輸線等效為微波網(wǎng)絡(luò)進(jìn)行分析，其外接寄生結(jié)構(gòu)（探針焊盤）作為級(jí)聯(lián)配置通過特定的矩陣運(yùn)算進(jìn)行消除。“L-2L”去嵌入法只需要兩組不同長度的傳輸線（2=21）芯片，可有效節(jié)約制作成本和時(shí)間。但是該去嵌入法的精確度依賴于求得的左、右探針焊盤的網(wǎng)絡(luò)參數(shù)，在以往的研究中[4]，往往把探針焊盤等效電路模型中并聯(lián)導(dǎo)納的位置默認(rèn)在特性阻抗的外部（如圖2所示），直接推導(dǎo)得到的探針焊盤的矩陣參數(shù)，并未考慮并聯(lián)導(dǎo)納位置不同對(duì)去嵌入結(jié)果的影響，其理論并不嚴(yán)謹(jǐn)。且目前大多數(shù)研究只是將去嵌入處理結(jié)果和自身測(cè)量數(shù)據(jù)進(jìn)行對(duì)比來驗(yàn)證去嵌入精度，其說服力不足。針對(duì)這一問題，本文通過微調(diào)仿真參數(shù)來確定芯片主體結(jié)構(gòu)（DUT）的理想建模尺寸，采用ADS軟件求得了無焊盤“理想”模型的參數(shù)用于去嵌入后結(jié)果精確度的判定。本文借助MATLAB 2012（a）軟件對(duì)采集的201個(gè)頻率點(diǎn)參數(shù)數(shù)據(jù)進(jìn)行了處理，詳細(xì)分析了不同位置（=0，0.5，1）下探針焊盤單π型等效電路模型的變化，并分別對(duì)測(cè)試結(jié)果進(jìn)行處理，通過與仿真結(jié)果進(jìn)行對(duì)比，更加直觀地反映了不同值對(duì)去嵌入結(jié)果的影響。最終確定了優(yōu)化后的“L-2L”去嵌入方法的等效電路模型，分析了其實(shí)用性。

圖2 傳統(tǒng)π型寄生參量等效電路

1 實(shí)驗(yàn)設(shè)計(jì)

選用硅基背敷金屬共面波導(dǎo)傳輸線作為實(shí)驗(yàn)樣件，圖3所示是樣件的示意圖，表1為測(cè)試結(jié)構(gòu)的基本參數(shù)。筆者共設(shè)計(jì)了兩組不同尺寸測(cè)試樣件，這些樣件除長度（=500，1 000 μm）不同外其他結(jié)構(gòu)尺寸保持一致。

圖3 樣件結(jié)構(gòu)示意圖

表1 芯片的基本參數(shù)

Tab.1 Basic design parameters of the chip

采用英國STS公司生產(chǎn)的PECVD等離子體增強(qiáng)化學(xué)氣相沉淀系統(tǒng)PC310進(jìn)行SiO2薄膜制備，該系統(tǒng)得到的薄膜具有硬度高、耐磨性好、絕熱性好、抗侵蝕能力強(qiáng)以及良好的介電性質(zhì)[5]。測(cè)量中發(fā)現(xiàn)，Pt層和微波探針電接觸性較差，故在Pt層上面沉積了一層0.1 μm厚的Au層用于改善電接觸性能。芯片頂層光刻出共面波導(dǎo)結(jié)構(gòu)，中心導(dǎo)帶兩端設(shè)置了探針測(cè)試用的接觸焊盤，圖4所示為帶焊盤結(jié)構(gòu)的測(cè)試芯片的照片。

在片參數(shù)測(cè)量系統(tǒng)由惠普8753E矢量網(wǎng)絡(luò)分析儀(VNA)、計(jì)算機(jī)和Cascade晶圓探針臺(tái)（含ISS標(biāo)準(zhǔn)阻抗基片）等硬件組成，測(cè)量范圍為1 ~ 6 GHz，信號(hào)采集為200個(gè)頻率點(diǎn)。樣件測(cè)量之前，首先使用晶圓探針臺(tái)自帶的ISS校準(zhǔn)件執(zhí)行短路-開路-負(fù)載-直通（SOLT）校準(zhǔn)，用于去除由電纜、接插件、寄生量以及由矢量網(wǎng)絡(luò)分析儀內(nèi)部產(chǎn)生的12項(xiàng)矢量誤差[6]。

圖4 帶焊盤結(jié)構(gòu)的測(cè)試芯片照片

2 “L-2L”去嵌入原理

2.1 去嵌入過程

微波頻率范圍內(nèi)，必須考慮傳輸線的分布參數(shù)效應(yīng)[7]，將焊盤等效為集總參數(shù)元件，根據(jù)傳輸線原理[8]，復(fù)傳播常數(shù)可以由具有相同特性阻抗c而不同長度的雙線測(cè)量中提取，整個(gè)芯片看成焊盤與傳輸線組成的級(jí)聯(lián)網(wǎng)絡(luò)，去嵌入過程中假設(shè)測(cè)試器件為完全對(duì)稱結(jié)構(gòu)。

兩組不同長度的樣件被用作去嵌入理論分析，其中1=，2=2。GSG探針焊盤直接耦接在傳輸線兩端，每個(gè)焊盤作為級(jí)聯(lián)配置被假設(shè)為一個(gè)由并聯(lián)導(dǎo)納（=+j）和串聯(lián)阻抗（=+j）組成的微波網(wǎng)絡(luò)。

去嵌入過程的公式如下：

2.2 π型等效電路模型的優(yōu)化

“L-2L”去嵌入法的關(guān)鍵部分在于左、右焊盤的傳輸參數(shù)的求解。通常，傳統(tǒng)π型等效電路沒有考慮特性阻抗和并聯(lián)導(dǎo)納位置（用來表示）不同對(duì)左、右探針焊盤傳輸參數(shù)的影響，只是默認(rèn)如圖2所示的位置關(guān)系。因此需要對(duì)樣件的π型等效電路進(jìn)行更為詳細(xì)的探究。圖5所示為改進(jìn)后的樣件π型等效電路圖。其中取值分別為0，0.5，1，公式（6）、（7）可求得不同取值下左、右探針焊盤的參數(shù)矩陣。

圖5 m不同取值下對(duì)應(yīng)的樣件π型等效電路模型

3 結(jié)果分析

3.1 理想模型參數(shù)確定

亞微米和深亞微米芯片進(jìn)行參數(shù)測(cè)量時(shí)，較小的物理尺寸改變即可引起測(cè)量結(jié)果的變化。根據(jù)以往研究[9]，若采用原始的制造參數(shù)進(jìn)行建模分析，測(cè)試和仿真得到的參數(shù)曲線有較大的偏差。因此，筆者選擇中間導(dǎo)體寬度、Au層厚度1和介電層厚度在原尺寸±0.01 μm的差異下進(jìn)行了微調(diào)分析。為便于直觀，設(shè)定了11和21仿真與實(shí)驗(yàn)數(shù)據(jù)的平均誤差百分比Δ11、Δ21、Δ來進(jìn)行結(jié)果判斷。其公式定義如下：

經(jīng)過多次微調(diào)對(duì)比，得到了一組比較理想的樣件的物理結(jié)構(gòu)建模尺寸：=10.1 μm、1=0.21 μm和=0.10 μm。如圖6所示：微調(diào)后，仿真和實(shí)驗(yàn)值11≤0.131 dB，Δ11≤1.828%；21≤0.355 dB，平均偏差≤0.817%，仿真結(jié)果和測(cè)試值達(dá)到了很好的擬合，故微調(diào)后的仿真參數(shù)可以代表實(shí)際器件的結(jié)構(gòu)尺寸。據(jù)此，筆者設(shè)計(jì)了無焊盤仿真結(jié)構(gòu)用于去嵌入后精確度驗(yàn)證。圖7所示為電磁仿真軟件ADS中設(shè)計(jì)的無焊盤結(jié)構(gòu)版圖（layout）。

圖6 S參數(shù)測(cè)量與仿真數(shù)據(jù)對(duì)比

3.2 去嵌入結(jié)果對(duì)比

圖8所示為=0，0.5，1時(shí)，三種去嵌入結(jié)果與仿真參數(shù)的對(duì)比，圖9所示為三種去嵌入結(jié)果與仿真的偏差百分比，表2所示為平均偏差量的計(jì)算結(jié)果。對(duì)于11，1~2.775 GHz 時(shí)的三條曲線與仿真結(jié)果偏差都不明顯，但隨著頻率增加，=0曲線和仿真結(jié)果偏離越較大。平均偏差量：=0，Δ11=45.468%；=0.5，Δ11=4.578%；=1，Δ11=18.431%。對(duì)于21，頻率在1.675 GHz后，=0和=0.5曲線與仿真結(jié)果有非常明顯的偏離。平均偏差量：=0，Δ21=31.577%；=0.5，Δ21=29.326%；=1，Δ21=4.405%；故綜合比較：=0，Δ=38.523%；=0.5，Δ=16.952%；=1，Δ=11.418%。數(shù)據(jù)對(duì)比非常明顯地看出=1的情況下，去嵌入結(jié)果和仿真的參數(shù)擬合度最高。觀察11和21曲線變化發(fā)現(xiàn)，三種情況下去嵌入后參數(shù)偏差量都有隨著頻率增加變大的趨勢(shì)，這說明高頻下，去嵌入后的精確度變差。主要原因有兩種：第一，“L-2L”去嵌入法忽略了焊盤與中心導(dǎo)帶金屬互連線的影響，高頻下互連線的趨膚效應(yīng)和輻射效應(yīng)加強(qiáng)，對(duì)去嵌入結(jié)果的不良影響加劇；第二，高頻下，測(cè)量結(jié)果更容易受到外界干擾，測(cè)量結(jié)果的誤差會(huì)相應(yīng)增大。因此，高頻下對(duì)硅基片上共面波導(dǎo)傳輸線樣件進(jìn)行電學(xué)特性表征的時(shí)候，更為精確的去嵌入方法顯得尤為重要。因此綜合對(duì)比：采用“L-2L”去嵌入方法處理測(cè)量參數(shù)的時(shí)候，應(yīng)選=1時(shí)的寄生結(jié)構(gòu)π型等效電路分析。

圖7 無焊盤結(jié)構(gòu)仿真L=500 μm

圖8 去嵌入結(jié)果與仿真S參數(shù)的對(duì)比

圖9 去嵌入結(jié)果與仿真值的偏差量（ΔS11、ΔS21）對(duì)比

表2不同取值下去嵌入結(jié)果與仿真參數(shù)偏差結(jié)果

Tab.2 Comparison of S-parameters between de-embedding analysis and simulation under the three cases when m is equal to 0, 0.5 and 1

4 結(jié)論

通過ADS軟件微調(diào)了測(cè)試樣件的結(jié)構(gòu)尺寸參數(shù)，確立了最優(yōu)參數(shù)組合下的“理想”對(duì)比模型用于去嵌入結(jié)果精確度的評(píng)判。針對(duì)“L-2L”去嵌入法中傳統(tǒng)π型等效電路不精確的問題展開了分析，建立了=0，0.5，1三種情況下的探針焊盤π型等效電路并借助MATLAB軟件計(jì)算得到了樣件主體結(jié)構(gòu)的本征參數(shù)，與“理想”仿真模型進(jìn)行了對(duì)比。分析計(jì)算結(jié)果表明：=1時(shí)的探針焊盤π型等效電路模型更加適合共面波導(dǎo)傳輸線的去嵌入分析，優(yōu)化了傳統(tǒng)的“L-2L”去嵌入方法。

電子信息技術(shù)的快速發(fā)展，硅基在片芯片工作頻率也不斷增加，“L-2L”去嵌入法所適用的范圍更加廣泛，在采用此種方法進(jìn)行在片芯片電學(xué)性能精確表征的時(shí)候必須考慮取值不同對(duì)去嵌入結(jié)果的影響。

[1] 雷靜. 非同軸微波器件測(cè)試夾具的設(shè)計(jì)與應(yīng)用 [J]. 電子元件與材料, 2011, 30(7): 60-63.

[2] CRUPI G. Microwave de-embedding from theory to applications [M]. Oxford, UK: Academic Press, 2013.

[3] TOKGOZ K K, LIM K, KAWAI S, et al. Characterization of crossing transmission line using two-port measurements for millimeter-wave CMOS circuit design [J]. IEICE Trans Electron, 2015, 98(1): 35-44.

[4] HSU C L, ARDILA G, BENECH P. A de-embedding technique for metallic nanowires in microwave characterization [J]. Microelectron Eng, 2013, 112(12): 241-248.

[5] 李靚, 姚熹, 張良瑩. 低介電常數(shù)多孔二氧化硅薄膜的制備與性能研究 [J]. 固體電子學(xué)研究與進(jìn)展, 2005(4): 549-553.

[6] SEELMANN-EGGEBERT M, OHLROGGE M, WEBER R, et al. On the accurate measurement and calibration of S-parameters for millimeter wavelengths and beyond [J]. IEEE Trans Microwave Theory Tech, 2015, 63(7): 1-8.

[7] 劉宗行, 張凱, 王永東. 均勻傳輸線的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J]. 重慶理工大學(xué)學(xué)報(bào)(自然科學(xué)), 2007, 21(6): 58-63.

[8] POZAR D M. Microwave engineering [M]. New York, USA: Wiley, 2012.

[9] CHEN W B, HUANG H M, MA X S, et al. Simulation model and it's sharp tuning for SiO2thin film transmission line [C]// International Conference on Electronic Packaging Technology. Dalian: Dalian University of Technology, 2013: 1284-1287.

（編輯：陳渝生）

Optimization analysis of "L-2L" transmission line de-embedding method

YUN Minghui, WANG Xiaolei, QIN Zhen, CHEN Wenbin, CAI Miao, YANG Daoguo

(Guilin University of Electronic Technology, Guilin 541004, Guangxi Zhuang Autonomous Region, China)

A improved "L-2L" de-embedding technology based on silicon-based microwave coplanar waveguide transmission line was presented to remove the influence of probe pad’s parasitic effect on the-parameter of the device accurately. In order to determine the standard of the improved de-embedding method, the ideal transmission line structures without pads were simulated by using ADS software.-parameter of the test sample was extracted using GSG(Ground-Signal-Ground) microwave probe. Thematrix of the left pad and the right pad in single π type parasitic parameters equivalentcircuitmodel considering different position of shunt admittance() (=0, 0.5, 1) was derived. The intrinsic characteristic-parameter of the device on chips was obtained after de-embedding, and compared with electromagnetic simulation. The results show the-parameters curve of=1 is more closed to that of electromagnetic simulation compared with two others (=0, 0.5) (Δ11=18.431, Δ21=4.405, the average deviation of Δ11.418). As for different devices on chips thevalue should be taken into consideration seriously.

coplanar waveguide; transmission line;-parameter; parasitics effect; de-embedding; measurement

10.14106/j.cnki.1001-2028.2016.07.017

TN432

A

1001-2028（2016）07-0072-05

2016-04-29

陳文彬

國家自然科學(xué)基金資金資助項(xiàng)目（No. 61361004）；廣西科學(xué)研究與技術(shù)開發(fā)計(jì)劃資助項(xiàng)目（No. 桂科轉(zhuǎn)14124005-1-7）

陳文彬（1983－），男，廣西桂林人，副教授，主要從事微電子器件及材料方面的研究，E-mail: cwb0201@163.com；

贠明輝（1992－），男，河南許昌人，研究生，研究方向?yàn)槲⒉ú牧想妼W(xué)性能表征，E-mail: ymh01@foxmail.com。

2016-07-01 10:50:48

http://www.cnki.net/kcms/detail/51.1241.TN.20160701.1050.016.html