用于低壓差線性穩壓器的輸出精密微調設計技術*

牟云飛，佟星元

(西安郵電大學，陜西省通信專用集成電路設計工程研究中心，西安710121)

MU Yunfei，TONGXingyuan*

(Communication ASIC Design Engineering Center，Xi’an Univ．of Posts and Telecommunications，Xi’an 710121，China)

生活中對高效節能電子產品的迫切需求推動著電源管理技術的不斷發展，作為電源管理芯片中的關鍵模塊，低壓差線性穩壓器(LDO:Low Dropout regulator)具有壓差低、效率高以及響應快等優點，應用非常廣泛［1－2］。目前已有不少文獻對高性能LDO 做了深入研究［1－5］。其中，文獻［1］基于高擺率、推拉式輸出的放大器設計了一種具有快速瞬態響應的線性穩壓器。文獻［2］基于嵌入式無線血壓傳感器的應用需求，利用MOS管替代傳統LDO結構中的電阻網絡，以減小芯片面積。文獻［3］基于90nm CMOS設計了一種0．9V輸出電壓的LDO，通過在環路中引入小增益中間級，在不增加低頻極點的情況下提高了環路增益，具有較快的響應速度。文獻［4］提出了一個具有4種輸出電壓的LDO，通過在誤差放大器和調整管之間插入緩沖器，改善了LDO電源抑制比和瞬態響應。文獻［5］描述了一種具有單一固定輸出電壓的LDO，在無輸出大電容的條件下，提出了穩定LDO輸出電壓、改善瞬態特性的有效方法。然而，目前已有的成果大多是針對LDO的面積、功耗和響應速度等指標進行優化，并未針對固定的輸出電壓提出可微調設計，對于高精度數據轉換器等應用，往往需要非常穩定的電源電壓和基準［6］，這要求嵌入其中的LDO具有比較精確的輸出微調能力。

在以上應用需求下，本文提出了一種基于可微調電阻梯的LDO輸出精密微調技術，并在65 nm CMOS工藝下進行了電路設計和仿真驗證，輸出電壓在1．02 V ～1．36 V 范圍內，可按 0．02 V/step的最小步長進行微調，能有效減小由電源波動、溫度漂移等因素引起的輸出誤差，非常適合高精度數據轉換器等電路系統的應用。

1 LDO系統結構

LDO系統結構如圖1所示，主要包括基準產生電路、誤差放大器、MOS調整管MP和反饋網絡。其中，帶隙基準電壓源為系統內部提供一個精確的基準電壓Vref，當負載發生變化時，通過電阻反饋網絡得到一個反饋電壓Vf，誤差放大器將反饋電壓Vf與基準電壓Vref進行比較放大，Vf與Vref之間的誤差信號經放大后控制調整管的工作狀態，形成負反饋，進而調整輸出電壓Vout的變化，使其穩定在一定的范圍之內。

圖1 LDO系統結構

為了使輸出電壓可微調，在反饋網絡中引入了可調電阻梯，通過控制信號ct＜4:0＞對電阻Rtrim進行微調，進而調節LDO的輸出電壓。輸出電壓可表示為:

2 電路設計

2．1 可微調電阻反饋網絡

本文設計的可微調電阻梯如圖2所示，整個模塊Rtrim包含32個單位電阻R0～R31、5個邏輯控制信號ct＜4:0＞，其中ctv＜4＞為 ct＜4＞的反相信號，端口A和B之間的32個單位電阻以串聯的形式連接，單位電阻阻值為R。通過調整控制信號ct＜4:0＞的邏輯值，可實現對電阻梯Rtrim阻值的微調，可微調電阻梯的阻值如下:

圖2 反饋網絡中的可微調電阻梯

整個LDO的輸出微調步長Δ為:2R×Vref/Rf。

本文闡述的可微調電阻梯的阻值以及LDO的輸出與微調邏輯控制信號的對應關系如表1所示。當ct＜4:0＞ =00000或11111時，Rtrim=16 R，設計 Vout=Vf+8Δ =1．2V，根據 ct＜4:0 ＞ 的取值，在 Vf～(Vf+16Δ)范圍內進行微調。

表1 LDO輸出電壓與微調控制信號對應關系表

考慮納米級CMOS嵌入式SoC的應用需求，模擬電路采用2．5 V標準電壓，數字電路采用1．2 V電壓。在設計過程中，可微調電阻梯中的邏輯控制信號都由電平轉換器產生，本文采取文獻［7］中提出的電平轉換器結構進行設計。

2．2 環路穩定性設計

LDO是一個閉環負反饋系統，需要考慮其環路的穩定性。整個LDO的等效結構可簡化為圖3所示，該LDO有兩個極點，分別為LDO的輸出極點P1和誤差放大器的輸出極點P2，其中，P2可表示如下:

圖3 LDO等效電路圖

其中，AMp為調整管MP的電壓增益，r0和c0分別為誤差放大器的交流輸出電阻和輸出電容，Cgd可看做密勒補償電容。為了降低LDO的壓差，調整管MP一般尺寸較大，使得Cgs較大，極點P2處于較低的頻率。為了保證足夠的相位裕度，LDO在使用過程中一般會外加一補償電容。為了增強應用的靈活性，本文設計了片上電容CL，將P1推向低頻，作為主極點，可近似表示為:

基于Spectre仿真工具對電路進行了仿真，圖4所示是LDO環路的AC仿真結果，環路增益約為47 dB，相位裕度為 67°。

圖4 LDO AC仿真結果

2．3 電壓基準電路

電壓基準電路用來為芯片提供一個受電源、工藝以及溫度變化影響很小的電壓，主流結構是帶隙基準電路。目前已有很多基于非線性曲線校正、高階曲率補償的相關成果［8－9］。為了保證嵌入式模塊電路的結構簡單，本文設計了一種具有一階溫度補償的基準電路，如圖5所示。在2．5 V電源電壓下，帶隙基準的輸出參考電壓1．003 V，在溫度從－40℃到 120℃范圍變化時，溫度系數為 37．3×10－6/℃。

圖5 電壓基準電路

3 版圖設計與優化

整個LDO電路基于65 nm CMOS工藝進行版圖設計，包括補償電容在內，面積為93．2μm×71μm，如圖6所示。

為了減小納米級CMOS工藝誤差以及工藝不穩定性產生的影響，本文充分考慮了整體的布局布線和核心模塊中關鍵器件的匹配。首先，對電壓基準電路以及可微調電阻梯中的電阻進行了匹配性設計，所有電阻均由單位Poly電阻組合而成，在電阻平行布局的同時，采取了dummy電阻保護，以保證電阻之間比值的準確性。其次，誤差放大器中的差分輸入對管采取共中心對稱布局以提高匹配性，減小輸入失調誤差。

4 設計結果與分析

基于本文提出的LDO輸出可微調設計技術，采用65 nm CMOS工藝，基于Cadence工具進行了電路設計，并在不同Corner下進行了仿真，驗證了可微調設計技術的實用性。整個LDO電源電壓輸入范圍為2．2 V ～5．0 V，在2．5 V 電源電壓、TT Corner下，帶隙基準的輸出基準電為1．003 V，在溫度為－40℃ ～120℃ 范圍內，溫度系數為 37．3×10－6/℃。在TT Corner、25℃條件下，當控制信號ct＜4:0＞為00000或11111，LDO輸出電壓為1．198 V，變化曲線如圖7所示，當電源電壓在2．2 V～5．0 V范圍內變化時，輸出變化0．16 mV，線性調整率約為0．05 mV/V。

圖7 LDO輸出與輸入關系曲線

圖8給出了LDO的輸出在不同ct＜4:0＞條件下的結果，其中最小微調步長約為0．02 V/step。本文設計的電路中，R/Rf=1．5/100，微調步長的理論值Δ=2R×Vref/Rf應為0．03 V/step。由于邏輯控制開關由MOS管實現，MOS管具有一定的內阻，當MOS管閉合時，并不能將相應部分的電阻完全短路，因此，實際微調步長比理論值偏小，約為0．02 V/step。在ct＜4:0＞ =5'b0或5'b1時，Vout在理論上應相等，但在兩種情況下，由于實際開關和電阻的組合方式不同，輸出結果略有差異。通過調整控制信號ct＜4:0＞的邏輯值，可對LDO的輸出電壓在1．02 V ～1．36 V范圍內微調。

圖8 LDO輸出微調結果

5 總結

提出了一種用于LDO的輸出精密微調方法，在此基礎上，基于65 nm CMOS工藝進行了電路設計、版圖設計和仿真驗證，整個LDO的輸入電壓范圍約為2．2 V～5．0 V，通過調節可微調電阻梯的大小，輸出電壓能夠在1．02 V～1．36 V范圍內按最小步長0．02 V/step進行微調，能夠有效減小由電源波動、溫度漂移等因素引起的輸出誤差。在輸出電壓為1．2 V時，線性調整率約為0．05 mV/V，滿足高精度數據轉換器等系統應用。

［1］ Tsz Y M，Philip K TM，Mansun C．A High Slew-Rate Push-Pull Output Amplifier for Low-Quiescent Current Low-Dropout Regulators with Transient-Response Improvement［J］．IEEE Trans on Circuits and Systems－Ⅱ:Express Briefs，2007，54(9):755 －759．

［2］ Crepaldi PC，Pimenta T C，Moreno R L，et al．A Low Power CMOS Voltage Regulator for a Wireless Blood Pressure Biosensor［J］．IEEE Transactions on Instrumentation and Measurement，2012，61(3):729 －739．

［3］ Marco H，Ka-Nang L，Ki-Leung M．A Low-Power Fast-Transient 90-nm Low-Dropout Regulator with Multiple Small-Gain Stages［J］．IEEE Journal of Solid-State Circuits，2010，45(11):2466 －2475．

［4］ Ying-Cheng W，Chun-Yueh H，Bin-Da L．A Low Dropout Voltage Regulator with Programmable Output［C］//ICIEA 2009，2009:3357－3361．

［5］ Milliken R J，Silva-Martínez J，Sanchez-Sinencio E．Full On-Chip CMOSLow-Dropout Voltage Regulator［J］．IEEE Transactions on Circuits and Systems －Ⅰ:Regular Papers，2007，54(9):1879－1890．

［6］ 佟星元，模/數轉換器結構設計綜述［J］．西安郵電大學學報，2013，18(2):75 －80．

［7］ Tong X Y，Chen JM，Zhu Z M，et al．A High Performance 90 nm CMOSSAR ADC with Hybrid Architecture［J］．Journal of Semiconductors，2010，31(1):015002 －1．

［8］ 王紅義，來新泉，李玉山等，采用二次曲線校正的CMOS帶隙基準［J］．電子器件，2007，30(4):1155－1158．

［9］ Tong X Y，Zhu Z M，Yang Y T．A 2．87 ×10－6/℃ 65 nm CMOS Bandgap Reference with Nonlinearity Compensation［J］．International Journal of Electronics，2011，98(9):1269 －1279．