基于QUARTUSⅡ的QPSK調制解調系統設計

鄭杭波杭州蕭山國際機場信息導航管理部

基于QUARTUSⅡ的QPSK調制解調系統設計

鄭杭波
杭州蕭山國際機場信息導航管理部

雖然現代化的數字通信只有短短幾十年的歷史，但由于其保密便捷，強抗干擾性，對數字信號的處理方便，可以傳輸各種現有的數據，易于同光纖通信、衛星通信等新的傳輸手段配合等特性，因此其應用一直在不斷的推廣與發展。數字通信也將成為通信技術發展的一個主要方向，在現代通信技術起著不可或缺的作用。本論文設計的全數字的調制解調系統——QPSK基于最廣泛的QUARTUSⅡ軟件和新興的Verilog HDL語言。

QPSK；QUARTUSⅡ；Verilog HDL語言

1 QPSK原理簡介

利用載波的四種不同相位是四相絕對移相調制的表征數字信息的特有方式。因為每一種載波相位代表兩個比特信息，所以四進制碼元又稱為雙比特碼元，。用A表示組成雙比特碼元的前一信息比特，用B表示后一信息比特，AB一般是按格雷碼排列的。A方式時QPSK信號的矢量圖請看圖（A），B方式時QPSK信號的矢量圖請看圖（B）。用式（1.1.）表示四相調制信號，相位在（0、2）內等間隔地取四種可能相位。基于正弦和余弦函數的互補性，φk有四種取值，例如45°、135°、225°、315°，幅度a與b有兩種取值，即±√2/2。

圖1 .1 QPSK信號的矢量圖

2 QPSK調制原理及全數字調制器的設計

全數字QPSK調制解調器與一般QPSK調制器的主要的不同點是全數字QPSK調制器所有部件都采用數字方式實現，本設計包括信源——偽隨機序列（M序列）、數據分離器（串/并變換）、差分編碼器、數據選擇器、數字載波、加法器（調制信號）、八進制計數器。

QPSK調制原理過程：第一步設計一個晶體模塊生產系統基準時鐘，該時鐘由其振蕩產生兩路高頻信息脈沖產生，其中一路通過50分頻作為信源M序列輸入；另一路則經過八分頻后輸入八進制計數器，編程產生八個離散化的載波信號。第二步產生要調制基帶信號，就是第一步的M序列，將M序列經數據分離生成I路和Q路兩路信號；將這兩路信號送入差分編碼器，生成兩路差分碼信號I′和Q′；接著經過選擇器后I′路來控制余弦波的輸出，Q′路來控制正弦波的輸出；第三步設計一個加法器把兩路載波相加，通過加法器輸出QPSK調制信號,輸入到邏輯分析儀上直接觀測。

3 QPSK解調原理及全數字調制器設計

3.1 載波同步的原理和實現方法

載波同步過程就是在接收端恢復本地同步載波的過程。本文采用修正的同相正交，即對同相正交環進行修改，有以下三方面：1將經典的同相正交環與判決反饋環相結合；2在維持相同功能下簡化電路；3使改進的電路數字化。QPSK信號S（t）經正交解調后輸出兩路基帶信號U1(t)和U2(t),然后將這兩路基帶信號送入基帶處理部分，基帶處理部分由加法器、減法器和一個四輸入的乘法器組成。基帶處理電路輸出一個和調制碼元無關的控制信號Ud,通過判決器判定后去控制VCO，達到對QPSK信號載波跟蹤的目的。

3.2.位同步的原理以及解調信號的產生

位同步即同步傳輸，是指使接收端對每一位數據都要和發送端保持同步。位同步過程就是建立數字通信收發系統之間連續準確的碼元定時關系的過程，本文用VERILOG HDL語言編程來實現位同步模塊。

4 QPSK系統的仿真結果

4.1QPSK全數字解調的系統仿真結果

信號分析mxl為輸入的偽隨機序列碼元。I、Q為兩路數字信號，Id和Qd則為I′和Q′差分信號，用來控制載波產生不同相位的正弦波。而mod[7..0]則為最終四相位調制波形輸出。

4.2 QPSK全數字調制系統的仿真結果

mxl為調制系統中生成的偽隨機序列，而wsj則為解調系統中解調產生的信號；I、Q和Id、Qd均為調制系統中的偽隨機信號分離后兩路信號和差分編碼后的兩路信號，而II、QQ和IIdd、QQdd則分別為解調所得與之相應的數字信號,對比發現信號輸入輸出一致，設計完成。

[1]鄭杭波.基于ITU-TG984標準的GPON系統FPGA設計.信息技術與標準化2014.4

[2]Uwe Meyer-Baese.Digital Signal Processing with Field Pro?grammable Gate Arrays

[3]鄭杭波.GPON系統ONU—MAC層下行鏈路的研究及FP?GA設計.中國有線電視2009.9

[4]沈淑華.QPSK調制解調系統的設計與實現.浙江工業大學2003

鄭杭波，浙江工業大學通信與信息系統碩士研究生畢業，現就職于杭州蕭山國際機場有限公司信息導航管理部。