基于噪聲抵消技術的射頻寬帶低噪聲放大器設計

韓冰杰， 張曉林， 申 晶

(北京航空航天大學電子信息工程學院 北京 100191)

引 言

低噪聲放大器是射頻接收機前端的第一級電路，它直接將天線耦合接收到的微弱信號進行放大，并將放大后的信號傳遞給其他電路進行處理。低噪聲放大器的特殊位置決定了它在接收機中的重要性。

對于工作在多頻段的射頻接收機，一般采用多個相互獨立的窄帶低噪聲放大器并行工作，這將不可避免地提高電路的復雜度，同時增加成本。本文的雙頻雙系統導航接收機選用寬帶低噪聲放大器，降低了系統的復雜度及成本。

為實現低噪聲放大器在工作頻段內的輸入阻抗匹配，常使用以下幾種寬帶匹配結構:電阻反饋共源結構、源極電感負反饋共源結構、分布式結構和共柵結構等。由于共柵結構僅需引入一個外加電感，即可實現較寬頻帶上的輸入阻抗匹配，故被廣泛應用在寬帶低噪聲放大器的設計當中。

一般而言，窄帶系統的輸入阻抗匹配性能要優于寬帶系統，而阻抗匹配性能將直接影響噪聲性能的好壞。因此，對于寬帶低噪聲放大器，需要采用噪聲抵消技術來彌補阻抗匹配性能導致的噪聲性能下降。噪聲抵消技術的主要思想是，在原有電路的基礎上增加一條新的路徑，使有用信號通過兩條路徑后同相疊加，有用信號能量得到增強，而噪聲信號在路徑的輸出端被反相抵消。

本文采用共柵結構設計了一款寬帶低噪聲放大器LNA(Low Noise Amplifier)，并采用噪聲抵消技術降低噪聲系數，該LNA在1GHz～2GHz工作頻帶內的最大噪聲系數為3.63dB。

1 電路設計

1.1 輸入阻抗匹配

低噪聲放大器作為射頻接收機的第一級電路，必須實現輸入阻抗匹配，降低反射系數。共柵結構具有良好的寬帶阻抗匹配特性，可在較寬工作頻帶上實現50Ω的輸入阻抗匹配。圖1給出了共柵結構的原理圖和小信號等效電路。

圖1 共柵結構的原理圖和小信號等效電路Fig.1 Schematic diagram and small-signal equivalent circuit of common-gate architecture

圖1(a)中，ZL是共柵結構的漏極負載，Ls與NMOS管M的柵源電容Cgs構成并聯諧振電路，以實現輸入阻抗匹配。對圖1(b)所示的小信號等效電路進行分析，同時考慮下一級電路的輸入阻抗Zin1，可得到共柵結構輸入阻抗的表達式為［1］

圖1(b)中，假設構成Zs(ω)和Zo(ω)的電容和電感Q值很高，可將二者分別表示成實部和虛部相加的形式。其中Zs僅由Ls和Cgs構成，表現為純電抗。令

將式(2)和式(3)代入式(1)并化簡，可得

由式(4)可以看出，由于電路工作在1～2GHz，Zin(ω)的虛部主要取決于Xs(ω)，Xo(ω)的影響不大。為使Zin(ω)匹配到50Ω附近，需要調整晶體管M的溝道尺寸和工作點，使gm值約為20mS，還需調整Ls值，使其與Cgs構成的并聯電路諧振在工作頻帶的中心頻點。

1.2 噪聲抵消

共柵結構電路簡單，其噪聲主要來源是MOS管的熱噪聲，而晶體管的熱噪聲主要在溝道中產生。對于工作在飽和區的長溝道晶體管，可將此噪聲源模擬成一個橫跨在源極和漏極之間的電流源［2］。

圖2為共柵結構的噪聲抵消原理圖，圖中晶體管M1為共柵放大電路，In，M1等效為M1的溝道熱噪聲源，M2和M3分別構成兩個共源放大電路，噪聲電流源In，M1分別在負載電阻RL和電源內阻Rs上產生兩個大小不等、相位相同的壓降，使得M2和M3的柵極電壓相位相反，從而產生反相的漏極電流In，M2和In，M3，疊加后得到的輸出噪聲電流In，out減小，達到削減噪聲的目的。

對噪聲抵消電路的具體參數進行推導，使得In，M2和In，M3在輸出端完全抵消，即In，out=0［3］

可得噪聲完全抵消條件為Rsgm3=RLgm2。

圖2 共柵結構的噪聲抵消原理Fig.2 Schematic diagram of noise canceling in common-gate architecture

2 噪聲優化設計

綜合以上兩種技術，設計基于噪聲抵消技術的寬帶低噪聲放大器，電路原理圖如圖3所示，圖中M1是共柵結構，源極電感Ls與M1的柵源電容Cgs1決定電路的輸入阻抗匹配，M2和M3為兩個共源結構，共同構成了M1的噪聲抵消電路。

假設圖3所示電路輸入阻抗匹配良好，且噪聲抵消結構可以完全消除M1的溝道熱噪聲，此時電路中的噪聲主要是R1、R2和M2、M3的熱噪聲。由于R2阻值相對MOS管的輸出電阻較小，其熱噪聲可忽略不計。要盡可能降低電路的噪聲系數，可以調整R1的阻值和MOS管M2、M3的尺寸。但這些改變不可避免地會影響電路的增益、功耗等其他性能，因此需要在電路設計過程中找到合理的折中點，在實現噪聲優化的同時，滿足系統的整體性能要求。

圖3 基于噪聲抵消技術的LNA原理Fig.3 Schematic diagram of the proposed LNA based on noise canceling technology

2.1 溝道寬度優化

2.1.1 M2溝道寬度優化

為實現具有優異噪聲性能的LNA，對電路中以R1、M2、M3為主的各元器件參數進行優化設計。設計中發現，MOS管M2溝道寬度的改變會對噪聲系數曲線產生較大的影響，其變化規律如圖4所示。

選取圖4中各噪聲系數曲線中心頻點1.414GHz對應的NF值，繪制如圖5所示的中心頻率噪聲系數隨M2溝道寬度變化的曲線圖。由圖5可知，M2的溝道寬度應在48μm～64μm之間選取。

圖4 NF隨M2溝道寬度的變化Fig.4 NF with different channel widths of M2

圖5 中心頻點NF隨M2溝道寬度的變化曲線Fig.5 NF at center frequency versus channelwidth of M2

2.1.2 M3溝道寬度優化

由1.2節可知，為使M1的溝道熱噪聲完全抵消，M3應具有較大的跨導值gm3。在gm3增大過程中，電路會逐步逼近噪聲完全抵消條件，但同時會使M3的漏極電流增加，帶來功率損耗的大幅上升。因此，M3溝道寬度的選取要綜合考慮噪聲性能和功率損耗。

2.2 負載優化

隨著負載RL阻值的增大，電路主放大結構的漏極電流減小，電路整體噪聲系數降低。但RL阻值的改變會引起M1直流工作點和跨導的變化，影響電路的輸入阻抗匹配。對負載RL的阻值進行優化，仿真得出不同的RL值對應的輸入反射系數曲線，如圖6所示。

選取圖6中各輸入反射系數曲線的最高點，繪制如圖7所示的S11最大值隨RL阻值變化的曲線。為實現電路的噪聲優化，選取圖7中S11max在-10dB左右對應的最大負載值，約825Ω。

圖6 S11隨R L阻值的變化Fig.6 S11 with different R L values

圖7 S11最大值隨R L阻值的變化曲線Fig.7 Maximum S11 versus R L value

以上述噪聲優化得到的參數為基礎，對電路中其他元器件的參數進行調整，可以得到LNA的具體參數，如表1所示。

表1 LNA的參數選取Table 1 Parameters of the proposed LNA

2.3 版圖設計優化

設計圖3所示低噪聲放大器電路對應的版圖，依據后仿結果對電路參數進行調整，得到LNA的最終參數，如表2所示。

表2 LNA的最終參數選取Table 2 Final parameters of the proposed LNA

本文設計的低噪聲放大器應用于接收機射頻前端，工作頻率比較高，寄生效應對電路影響很大。為盡可能減小版圖后仿結果與電路前仿結果的差異，本文設計帶有PAD的寬帶低噪聲放大器，其核心電路版圖如圖8所示。

為減小信號干擾對電路的影響，版圖采用左右對稱設計。本設計將電路中三個NMOS管分別拆分成兩個等尺寸小單元的并聯，在版圖中對稱放置;在參數選擇過程中，將四個耦合電容設置成兩兩數值相等;布線及PAD的放置也盡可能地滿足電路的對稱性。

本設計在版圖外圍采用雙層電源環進行保護，以減小信號串擾和襯底噪聲對電路噪聲系數的影響。

圖8 帶有PAD的LNA版圖Fig.8 Layout of the proposed LNA with PAD

3 仿真結果

本文中低噪聲放大器采用SMIC 0.18μm 1P6M RF CMOS工藝實現，設計與仿真均使用Cadence軟件完成。LNA的噪聲系數仿真結果如圖9所示，輸入反射系數仿真結果如圖10所示，功率增益仿真結果如圖11所示，1dB壓縮點仿真結果如圖12所示。仿真結果顯示，該寬帶低噪聲放大器在1GHz～2GHz工作頻帶內，輸入1dB壓縮點在1.414GHz處為-6.93dBm，輸入反射系數S11小于-10dB，噪聲系數NF小于3.63dB，功率增益S21大于7.49dB，在1.8V電源電壓下，主體電路功耗為18.8mW。

圖9 噪聲系數仿真結果Fig.9 Simulation result of the noise figure

圖10 輸入反射系數仿真結果Fig.10 Simulation result of the input reflection coefficient

圖11 功率增益仿真結果Fig.11 Simulation result of power gain

圖12 1dB壓縮點仿真結果Fig.12 Simulation result of the 1dB compression point

表3給出了本文設計的低噪聲放大器與其他低噪聲放大器的性能對比，可以看出本文設計的LNA具有良好的輸入阻抗匹配特性和較高的線性度，并實現了較低的噪聲系數。

表3 本文LNA與其他LNA性能對比Table 3 Performance comparison of the proposed LNA and other reported LNAs

4 結束語

本文采用共柵結構，利用噪聲抵消技術，設計了一款可工作在1GHz～2GHz頻帶內的寬帶低噪聲放大器。該低噪聲放大器電路復雜度較低，具有良好的輸入阻抗匹配特性和較高的線性度，并且噪聲系數較低，可廣泛應用于航空航天領域的射頻接收機。

［1］Lu Y， Yeo K S， Cabuk A， et al.A Novel CMOS Low-noise Amplifier Design for 3.1-to 10.6-GHz Ultra-wide-band Wireless Receivers［J］.Circuits & Systems I Regular Papers IEEE Transactions on， 2006， 53(8):1683 ～1692.

［2］Thomas H Lee.CMOS射頻集成電路設計［M］.余志平，譯.第二版.北京:電子工業出版社，2004:37～38.Thomas H Lee.The Design of CMOS Radio-frequency Integrated Circuits［M］.Yu Zhiping， translate.Second Edition.Beijing:Publishing House of Electronics Industry，2004:37～38.

［3］Liao C F.A Broadband Noise-canceling CMOS LNA for 3.1-10.6-GHz UWB Receivers［J］.IEEE Trans.on Solid-State Circuits，2007，42(2):329～339.

［4］徐國明.基于0.18μm工藝CMOS超寬帶低噪聲放大器設計［J］.電子與封裝，2011，11(4):31～34.Xu Guoming.Design of an Ultra Wideb and Low Noise Amplifier Based on 0.18 μm CMOS technology［J］.Electronics&Packaging，2011，11(4):31～34.

［5］Chen FH， Lin SY， Li L Y， et al.4.2-4.8 GHz CMOS Variable Gain LNA for Chinese UWB Application［C］//Microwave and Millimeter Wave Technology(ICMMT)，2010 IEEE International Conference on.Chengdu:IEEE，2010:1922～1924.

［6］Hung W H， Lin K T， Hsieh JY， et al.A 2-6GHz Broadband CMOS Low-noise Amplifier with Current Reuse Topology Utilizing a Noise-shaping Technique［C］//Circuits and Systems(ISCAS)， 2011 IEEE International Symposium on.Rio de Janeiro:IEEE，2011:1291～1294.