L?DACS1系統數字變頻器的FPGA設計與實現

摘 要： L波段數字航空通信系統（L?DACS1）是一種基于正交頻分復用（OFDM）技術的多載波傳輸方案。該系統具有頻譜利用率高、抗多徑干擾能力強等優點，適用于信號傳輸信道更復雜的民用航空地?空通信，并作為未來數字航空通信系統的候選系統之一。研究了L?DACS1系統數字變頻器的設計方案，并基于現場可編程門陣列（FPGA）在Apex?CPCI?5610通信開發板上實現了這種方案。測試結果表明，該方案能夠正確地實現數字上/下變頻，能夠滿足L?DACS1系統設計要求。

關鍵詞： L?DACS1； 正交頻分復用； 數字變頻器； 現場可編程門陣列

中圖分類號： TN914.3?34 文獻標識碼： A 文章編號： 1004?373X（2015）03?0059?03

Design and implementation of digital converter in L?DACS1 system based on FPGA

LI Yong， LIU Hai?tao

（Tianjin Key Lab of Advanced Signal and Image Processing， Civil Aviation University of China， Tianjin 300300， China）

Abstract： L?band digital aeronautical communication system （L?DACS1） is a kind of multi?carrier transmission one based on orthogonal frequency division multiplexing （OFDM）. The system has the advantages of high utilization rate of frequency spectrum and anti?multipath interferences. It is applicable to civil aviation A/G communication channel which is more complex for signal transmission， and is a candidate of digital aviation communication systems in the future. The digital converter design scheme for L?DACS1 system is investigated in this paper. The scheme based on field programmable gate array （FPGA） was realized in Apex?CPCI?5610 communication development board. The test results show that the scheme can accurately implement digital up/down conversion， and can meet the design requirements of the L?DACS1 system.

Keywords： L?DACS1； OFDM； digital converter； FPGA

0 引 言

為了解決地空的數據傳輸業務增長而帶來的高通信速度要求和高寬帶要求問題，歐洲EUROCONTROL提出了未來航空通信系統（FAC）的候選系統，即L波段數字航空通信系統類型1和2（L?DACS1和L?DACS2）。其中L?DACS1系統是一種基于正交頻分復用（OFDM） 技術，采用頻分雙工（FDD）模式，工作在L波段的多應用蜂窩寬帶通信系統。提供雙向點對點尋址數據鏈通信，該系統具有頻譜利用率高、抗多徑干擾能力強等優點，適用于信號傳輸信道更復雜的民用航空地?空通信[1]。

數字變頻器是軟件無線電系統中必不可少的一個模塊，其作用是實現發射機基帶信號的數字上變頻及接收機A/D輸出信號的數字下變頻。本文通過研究L?DACS1協議[2]內容，針對L?DACS1系統的特點，基于Xilinx公司的FPGA開發板平臺實現了L?DACS1系統變頻器。

1 數字變頻器的方案

本設計利用Matlab整定濾波器參數[3]，并利用Verilog HDL語言編程，在ISE開發環境下構建系統模型，用ModelSim仿真軟件進行仿真驗證，最后下載到Apex?CPCI?5610通信開發板的V5芯片中，借助示波器和頻譜儀對數字變頻器進行進一步驗證。

在L?DACS1系統中，基帶信號的帶寬為249 kHz，采樣率為625 kHz，根據系統要求及所用的開發板的性能將基帶信號數字上變頻到30 MHz的載波上，采樣率為150 MHz。

圖1顯示給出了基帶信號數字上變頻到中頻30 MHz的步驟框圖。基帶輸出的信號采樣率為625 kHz，由625 kHz的采樣率變為150 MHz的采樣率，采樣倍數提高了240倍。本設計中選擇的上變頻方案為：首先經過4級半帶濾波器的內插使采樣率變為10 MHz，實現低速率的內插；再經過一個FIR濾波器的3倍內插，采樣速率變為30 MHz；最后經過一個適合在高采樣率條件下工作的CIC濾波器的5倍內插，采樣率變為150 MHz，同時調用DDS IP核，產生頻率為30 MHz，采樣率為150 MHz的正余弦信號，分別與Q路和I路信號相乘，將兩路信號的相乘結果相加并經過D/A變換便得到30 MHz的中頻信號。

圖2顯示給出了中頻30 MHz信號數字下變頻到基帶信號的步驟框圖。與數字上變頻相反，采樣速率降低240倍，本設計中選擇的方案為：中頻信號經過A/D變換后分別與本地載波信號相乘，產生I和Q兩路基帶信號，首先經過CIC濾波器的5倍抽取，采樣速率變為30 MHz；之后再經過CIC的6倍抽取，采樣率變為5 MHz；以上兩個CIC濾波器實現了前端抗混疊的抽取，此時采樣率降到了較低的頻率，最后再經過3級半帶濾波器的抽取即可得到采樣率為625 kHz的基帶信號，由于半帶濾波器工作在較低的頻率下，且濾波器的參數得到了優化，更容易以較低的階數實現。

2 數字變頻器的設計與實現

2.1 NCO的設計與實現

在數字變頻器中，本地震蕩信號是通過DDS（Direct Digital Frequency Synthesis）產生的[4]。DDS的基本原理是利用采樣定理，通過查表法產生波形，DDS的結構有很多種，其基本的電路原理如圖3所示。

式中：[D]為抽取系統總的抽取（內插）因子。在本設計中，設計系統的通帶容限和阻帶容限均為0.001。

3 系統的建模與仿真

為了驗證數字變頻器的正確性，本設計中，對變頻器輸入一個頻率為125 kHz，采樣率為625 kHz的正弦波，用ModelSim對變頻器進行仿真：

圖6給出了在激勵信號的作用下，變頻器的時序仿真圖。由于I，Q兩路的模塊是一樣的，在此只看I路。其中第一路是輸入的激勵信號源采樣率為625 kHz；第二路是經過數字上采樣的信號，采樣率變為150 MHz；第三路是經過數字上變頻輸出的中頻信號；第四路是數字下變頻輸出的基帶信號，采樣率為625 kHz。由圖6可以觀測出，變頻器正確地實現了數字上下變頻。

圖6 系統時序仿真圖

圖7給出了示波器觀測到的L?DACS1系統數字上變頻后的中頻信號時域波形圖，為了進一步驗證數字上變頻的正確性，用頻譜儀對中頻輸出信號進行觀測，結果如圖8所示。

圖7 示波器觀測L?DACS1系統中頻信號波形

圖8 頻譜儀觀測L?DACS1系統的中頻信號頻譜

圖8顯示的是頻譜儀觀測的L?DACS1系統數字上變頻后信號的頻譜圖。由圖8可以觀測出，頻譜的寬度是498 kHz，中頻在30 MHz，符合L?DACS1設計規范，進一步驗證了數字上變頻的正確性。

4 結 語

數字變頻器是整個軟件無線電中最為關鍵的信號處理模塊之一，本設計采用模塊化的思想，對變頻器的整體設計方案進行不斷優化，同時對數字振蕩器、CIC濾波器、HB濾波器等模塊建立模型，不斷地仿真和驗證，修改參數濾波器參數，最后建立了性能最佳的數字變頻器。把數字變頻器應用到L?DACS1系統中，實現了整個系統的正確傳輸，取得很好的效果，因此本設計具有較高使用價值。

參考文獻

[1] 羅銀輝，張歡.民航寬帶數據鏈技術研究進展[J].數字技術與應用， 2011（8）：80?81.

[2] SAJATOVIC M， HAINDL B， EHAMMER M， et al. L?DACS1 system definition proposal： deliverable D2 [M]. [S.l.]： Eurocontrol， 2009.

[3] 徐小明，蔡燦輝.基于FPGA 的數字下變頻（DDC）設計[J].通信技術，2011，44（10）：19?24.

[4] 丁小峰，韓方景，王振偉.基于FPGA和DDS數字調頻發射機實現[J].電聲技術，2006（9）：64?66.

[5] 杜勇，陸建功，李元洲.數字濾波器的Matlab與FPGA實現[M].北京：電子工業出版社，2012.

[6] 黃靜月，田克純，常博學.一種基于FPGA的高效數字上變頻的設計與實現[J].器件與電路，2011，35（9）：27?30.