DSOGI-PLL 算法在不平衡和畸變電網電壓監測中的應用*

鞏 冰，王科俊，馬曉偉

(哈爾濱工程大學 自動化學院，黑龍江 哈爾濱150001)

0 引 言

在新能源發電系統中，為保證并網功率變換器與其他依賴于電網同步的電力電子設備能可靠運行，不能將電網電壓當作幅值恒定的常量，需要不斷地監測電網電壓的幅值、頻率與相位，以確保并網功率變換器與電網協調一致的工作。鎖相環(phase－locked loop，PLL)可以自動跟蹤輸入信號的相位和頻率，并輸出相位同步信號。因此，在電網監測中，采用鎖相技術對電網狀態進行實時監測是目前實現并網功率變換器與電網同步普遍采用的方法。電網運行中可能存在各種故障，如電壓跌落、電壓不平衡、相位和頻率突變、諧波等，PLL 必須不受影響，準確跟蹤電壓正序基頻分量的相位與頻率［1］。

PLL 分為硬件和軟件兩種形式。軟件PLL 也叫柔性PLL，它可以克服硬件PLL 難以克服的難題，如直流零點漂移、器件飽和、必須初始化校準等。三相系統中常用的是同步參考坐標系軟件鎖相環(synchronous reference frame－PLL，SRF－PLL)算法［2］。在理想電壓情況下，該PLL 能夠可靠工作，但是當電網電壓不平衡或發生畸變時，該PLL的輸出就會受到影響，出現諧波，尤其是二次諧波。

本文提出了一種雙二階廣義積分器的軟件鎖相環(dual second－order generalized integrator－PLL，DSOGI－PLL)算法。該PLL 通過構建二階廣義積分器(SOGI)來實現90°相角偏移，產生兩相正交信號，完成對電網電壓正序分量的提取。在SOGI 的基礎上構建基于內模原理的自適應濾波器既可以快速實現90°相角偏移，又可以濾除高次諧波，實現在電網不平衡、含有諧波或電壓畸變等情況下的準確鎖相。

1 DSOGI-PLL 算法

1.1 基于SOGI 的正交發生器

基于SOGI 的正交信號發生器(quadrant signal generator of SOGI，SOGI－QSG)如圖1 所示，V'和qV'為輸出的兩正交信號，εV為輸入V 和輸出V'之間的誤差信號。由圖可得

由式(2)和式(3)不難看出，式(2)是一個帶通濾波器，式(3)是一個低通濾波器，它們的濾波性能受參數k 的影響，而與頻率無關。當k 值較小時，系統響應慢但濾波效果好，綜合考慮響應速度和抗擾性能，選擇對應二階系統的阻尼系數

圖1 SOGI-QSG 結構圖Fig 1 Structure of SOGI-QSG

1.2 鎖頻環

帶有鎖頻環(frequency－locked loop，FLL)的SOGI 如圖2所示。FLL 的輸出是SOGI 所需要的頻率輸入。FLL 本質上是一個積分器，作用是調節頻率實現無靜差。圖中是歸一化系數，ωff為前饋角頻率，作用是加快暫態過程，這里，ωff=2π×50=314 rad/s。

圖2 SOGI-FLL 結構圖Fig 2 Structure of SOGI-FLL

1.3 DSOGI－PLL 算法

根據對稱分量法，三相電網電壓Vabc的正序分量和負序分量為

其中，算子a=ej2π/3。

采用Clarke 變換，將三相電網電壓Vabc的正負序分量轉換到兩相靜止坐標系αβ 下得

將式(4)和式(5)代入式(6)中得到

由式(8)、式(9)和圖2 SOGI－FLL 的結構，可得到DSOGI－PLL 算法的結構圖，如圖3 所示。

圖3 DSOGI-PLL 算法的結構圖Fig 3 Structure of DSOGI-PLL algorithm

2 仿真驗證

本文采用Matlab/Simulink 軟件，分別在三相電壓不對稱、頻率突變、相位突變、含有諧波等情況下對傳統的SRFPLL 算法和本文所提出的DSOGI－PLL 算法進行了仿真。DSOGI－PLL 算法中的參數Γ=100。仿真結果如圖4 和圖5 所示。

圖4 SRF-PLL 算法的仿真結果Fig 4 Simulation results of SRF-PLL algorithm

圖5 DSOGI-PLL 算法的仿真結果Fig 5 Simulation results of DSOGI-PLL algorithm

從圖4 中可以看出:SRF－PLL 算法在電網發生頻率突變和相角突變的情況下，可以準確迅速地完成鎖相，但在電網電壓不對稱和含有諧波的情況下，輸出的鎖相信號中也含有諧波，不能準確鎖相。因為SRF－PLL 算法缺少對電網電壓負序分量和高次諧波的濾除能力，使得用來提取相位信息的信號中含有諧波。而從圖5 中看出:本文所提出的DSOGI－PLL 算法在電網不對稱、頻率和相角畸變和諧波情況下都能夠準確實現相位鎖相。證明引入FLL 后的DSOGI－PLL 算法結構對諧波有很強的抑制能力，可以獲得良好的頻率適應性。

3 實驗驗證

本文以ARM Cortex－M3 內核的STM32F103RBT6 處理器為核心構建鎖相環的硬件實驗平臺，并在三相電壓不平衡、含有諧波和相角突變的情況下對傳統的SRF－PLL 算法和本文提出的DSOGI－PLL 算法進行實驗驗證，實驗結果如圖6 和圖7 所示。

圖6 SRF-PLL 算法的實驗結果Fig 6 Experimental results of SRF-PLL algorithm

圖7 DSOGI-PLL 算法的實驗結果Fig 7 Experimental results of DSOGI-PLL algorithm

從圖6 可以看出:在三相電壓不平衡的條件下，SRFPLL 算法不能準確鎖相，電壓不平衡程度越高，其相角畸變程度越嚴重。當電網出現諧波時，SRF－PLL 算法對諧波抑制能力弱，相角輸出信號中出現明顯的波動。圖7 表明:DSOGI－PLL 算法可以避免電網電壓中負序分量對鎖相的影響，對諧波有很強的抑制能力，在諧波含量較大的環境中仍能準確鎖相，這與理論分析和仿真驗證的結果相一致。

4 結 論

本文提出了一種在電網電壓不平衡和畸變情況下仍能準確工作的DSOGI－PLL 算法。通過仿真和實驗結果證明:與常用的SRF－PLL 算法相比，該方法正確有效，能夠實現頻率自適應，具有較強的諧波抑制能力。

［1］ 張 興，張崇巍.PWM 整流器及其控制［M］.北京:機械工業出版社，2012.

［2］ Kaura V，Blasco V.Operation of a phase－locked loop system under distorted utility conditions［J］.IEEE Trans on Industrial Application，1997，33(1):58－63.

［3］ Best Roland E.鎖相環設計、仿真與應用［M］.北京:清華大學出版社，2007.

［4］ 李彥棟.動態電壓恢復器鎖相及控制方法的研究［D］.西安:西安交通大學，2004.

［5］ 林百娟.三相電壓不平衡條件下鎖相環的設計與實現［D］.呼和浩特:內蒙古工業大學，2009.

［6］ Robles E，Ceballos S，Pou J，et al.Variable－frequency grid－sequence detector based on a quasi－ideal low－pass filter stage and a phase－locked loop［J］.IEEE Trans on Power Electronics，2010，25(10):2552－2563.

［7］ Rodriguez P，Pou J，Bergas J，et al.Decoupled double synchronous reference frame PLL for power converters control［J］.IEEE Trans on Power Electronics，2007，22(2):584－592.