基于FPGA的多通道模擬信號(hào)源設(shè)計(jì)

賈興中，張凱華，任勇峰

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，太原030051)

?

基于FPGA的多通道模擬信號(hào)源設(shè)計(jì)

賈興中，張凱華，任勇峰*

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，太原030051)

摘要:針對(duì)航天測(cè)試領(lǐng)域?qū)δM信號(hào)源的設(shè)計(jì)要求，提出一種新的信號(hào)源實(shí)現(xiàn)方法。該方法借助計(jì)算機(jī)軟件能實(shí)時(shí)編程生成波形數(shù)據(jù)，通過(guò)對(duì)波形重構(gòu)電路，調(diào)理電路和多通道電路的合理設(shè)計(jì)，由FPGA控制邏輯實(shí)現(xiàn)波形重構(gòu)和多通道輸出。由于方波信號(hào)沿變時(shí)具有的特殊性，設(shè)計(jì)專(zhuān)門(mén)的方波產(chǎn)生電路，通過(guò)實(shí)驗(yàn)驗(yàn)證，對(duì)原先設(shè)計(jì)電路的阻尼特性加以改進(jìn)，實(shí)現(xiàn)了方波信號(hào)高精度的可靠輸出，滿(mǎn)足技術(shù)指標(biāo)要求。目前，該信號(hào)源已廣泛應(yīng)用于多項(xiàng)航天測(cè)試項(xiàng)目。

關(guān)鍵詞:模擬信號(hào)源;實(shí)時(shí)編程;多通道; FPGA;方波信號(hào)

信號(hào)源作為航天器配套測(cè)試的重要環(huán)節(jié)，需要具備高精度、高可靠性、易操作等特點(diǎn)。傳統(tǒng)信號(hào)源由于輸出精度不高，波形較為單一，參數(shù)不可調(diào)控等缺點(diǎn)，已經(jīng)無(wú)法滿(mǎn)足航天測(cè)試需求。本文設(shè)計(jì)的信號(hào)源以FPGA為主控芯片，結(jié)合計(jì)算機(jī)軟件的強(qiáng)大功能，實(shí)現(xiàn)信號(hào)源的多通道可靠傳輸。克服了傳統(tǒng)信號(hào)源的不足，能夠?yàn)楸粶y(cè)設(shè)備提供滿(mǎn)足要求的參數(shù)可調(diào)信號(hào)。

1　技術(shù)要求及系統(tǒng)方案

該模擬信號(hào)源的設(shè)計(jì)及應(yīng)用屬于某型號(hào)地面測(cè)試臺(tái)的研究任務(wù)，主要技術(shù)指標(biāo)如下:

(1)輸出信號(hào)幅度:高低電平分別可在－1 V～+ 7 V之間調(diào)節(jié);

(2)輸出信號(hào)精度:優(yōu)于±0.062 5%;

(3)相位調(diào)節(jié)能力: 1 ms～10 s可調(diào)，調(diào)節(jié)步長(zhǎng)1 ms;

(4)矩形波邊沿時(shí)間:≤1 μs。

測(cè)試臺(tái)各功能板卡之間依靠背板總線(xiàn)建立起通訊和供電機(jī)制，測(cè)試臺(tái)與上位機(jī)之間的連接則通過(guò)主控卡完成［1］。模擬信號(hào)源的設(shè)計(jì)采用模塊化的思想，可分為電源模塊、接口模塊和信號(hào)源模塊3個(gè)部分。電源模塊負(fù)責(zé)轉(zhuǎn)化背板提供的電源;接口模塊建立背板與信號(hào)源之間的通信［2］;信號(hào)源模塊包含了主控制器FPGA，信號(hào)存儲(chǔ)，信號(hào)調(diào)理及信號(hào)輸出，各部分在FPGA的協(xié)調(diào)控制下輸出32路信號(hào)波形。總體方案設(shè)計(jì)如圖1所示。

圖1　總體方案設(shè)計(jì)

2　硬件電路設(shè)計(jì)

多通道模擬信號(hào)源的關(guān)鍵電路包括接口電路、波形重構(gòu)電路、多通道輸出電路、方波生成電路等。接口電路在背板與信號(hào)源數(shù)據(jù)傳送的過(guò)程中起橋梁作用，由于背板采用LVDS總線(xiàn)協(xié)議，因此選用芯片DS92LV18實(shí)現(xiàn)數(shù)據(jù)流的串并轉(zhuǎn)換，主控制器FPGA識(shí)別背板總線(xiàn)指令并執(zhí)行操作［3］。

2.1波形重構(gòu)電路設(shè)計(jì)

波形重構(gòu)電路是一種新的信號(hào)源實(shí)現(xiàn)方法，該方法借助于直接數(shù)字合成技術(shù)(DDS)的思想原理［4］，通過(guò)USB總線(xiàn)將軟件技術(shù)融入到信號(hào)源的實(shí)現(xiàn)中，利用強(qiáng)大的語(yǔ)言編程功能將硬件設(shè)計(jì)軟化，由軟件實(shí)時(shí)產(chǎn)生波形數(shù)據(jù)。信號(hào)源由基于LVDS的接口從背板高速串行總線(xiàn)上接收計(jì)算機(jī)指令及波形數(shù)據(jù)，經(jīng)FPGA判斷并存儲(chǔ)在波形存儲(chǔ)芯片HM628512中，完成波形數(shù)據(jù)的下載［5］。當(dāng)啟動(dòng)信號(hào)源后，加載波形數(shù)據(jù)產(chǎn)生的階梯電壓經(jīng)低通濾波器平滑后得到需要輸出的波形。

指標(biāo)要求信號(hào)源的輸出幅值精度達(dá)到0.062 5%，理論上選用具有14位分辨率的DAC即可實(shí)現(xiàn)，但由于電路本身具有的誤差，實(shí)際的DAC電路無(wú)法達(dá)到理論精度。為此選用具有更高分辨率的AD768AR芯片。該芯片具有16位分辨率，30 Msample/s的輸出更新速率，以及穩(wěn)定的2.5 V的輸出參考電壓。其外圍電路提供一種雙極性的設(shè)計(jì)方案，用于產(chǎn)生對(duì)稱(chēng)幅值的輸出電壓。如圖2所示。

AD811是一款具有較高動(dòng)態(tài)性能的運(yùn)放。DAC引腳REFOUT為輸出參考電壓，穩(wěn)定輸出2.5 V。計(jì)算流經(jīng)電阻R108的電流穩(wěn)定值為2.5 mA，稱(chēng)為補(bǔ)償電流;引腳REFIN參考輸入電流為5 mA，則DAC的滿(mǎn)量程電流為4×5 mA = 20 mA。當(dāng)AD768的輸入為(1000 0000 0000 0000)時(shí)，IOUTA為滿(mǎn)量程電流的一半10 mA，R105和R107產(chǎn)生分流，流經(jīng)R105的電流為2.5 mA。此時(shí)流經(jīng)R109的電流為0，輸出電壓也為0。當(dāng)AD768的輸入為全0或全1時(shí)，IOUTA分別為0 mA 和20 mA，流經(jīng)R109的電流分別為2.5 mA和－2.5 mA，輸出電壓分別為2.5 V和－2.5 V。改變反饋電阻R109的大小即可改變輸出電壓的峰峰值。

圖2　波形重構(gòu)電路設(shè)計(jì)

DAC的輸出級(jí)經(jīng)兩級(jí)AD824電壓調(diào)理電路，可輸出電壓－1.25 V～+7.25 V，保留0.25 V的電壓余量，滿(mǎn)足指標(biāo)－1 V～7 V的電壓輸出范圍。

2.2多通道輸出電路設(shè)計(jì)

波形數(shù)據(jù)經(jīng)過(guò)DAC轉(zhuǎn)換之后要輸出64路模擬信號(hào)，如果每一路都采用一個(gè)DAC進(jìn)行模數(shù)轉(zhuǎn)換再調(diào)理輸出，無(wú)法滿(mǎn)足功能卡物理尺寸的要求，增加了系統(tǒng)開(kāi)發(fā)成本，而且違背設(shè)計(jì)簡(jiǎn)潔的原則。因此設(shè)計(jì)采用電子開(kāi)關(guān)控制及運(yùn)放電路保持跟隨把各路模擬信號(hào)切換到對(duì)應(yīng)通道位置，實(shí)現(xiàn)多通道輸出［6］，設(shè)計(jì)電路如圖3所示。

圖3　多通道輸出電路設(shè)計(jì)

ADG506是一款16位的模擬信號(hào)多路選通芯片，引腳EN使能，在輸入端A0～A3的控制下實(shí)現(xiàn)單路選通，4片ADG506芯片可選擇64路信號(hào)，輸入VOUT為前端電壓調(diào)理電路輸出，輸出端采用AD824對(duì)其進(jìn)行采樣保持及跟隨輸出。

2.3方波電路設(shè)計(jì)

按照上述原理實(shí)現(xiàn)多通道模擬信號(hào)輸出時(shí)，采用的是將多路信號(hào)分時(shí)輸出，每一路都有采樣保持電路對(duì)輸出信號(hào)進(jìn)行采樣保持，這樣會(huì)使得輸出信號(hào)的頻率較低。當(dāng)產(chǎn)生方波輸出時(shí)，其邊沿時(shí)間為采樣保持電路的采樣時(shí)間，通常為幾微秒或幾十微秒，遠(yuǎn)超過(guò)設(shè)計(jì)指標(biāo)小于1 μs的要求。因此，提出采用單刀雙擲模擬開(kāi)關(guān)切換電平的輸出方案，該方案輸出的方波信號(hào)上升沿和下降沿時(shí)間主要取決于模擬開(kāi)關(guān)的導(dǎo)通和關(guān)斷時(shí)間。

設(shè)計(jì)原理如圖4所示，U1、U2為不同電平幅度的直流信號(hào)，設(shè)U1＜U2，開(kāi)關(guān)從U1導(dǎo)通變?yōu)閁2導(dǎo)通時(shí)，Uout產(chǎn)生方波上升沿;開(kāi)關(guān)從U2導(dǎo)通變?yōu)閁1導(dǎo)通時(shí)，Uout產(chǎn)生方波下降沿。

單刀雙擲模擬開(kāi)關(guān)選用ADG333A，典型導(dǎo)通和斷開(kāi)時(shí)間分別為90 ns和80 ns，導(dǎo)通電阻45 Ω。為提高信號(hào)源的驅(qū)動(dòng)能力，單刀雙擲開(kāi)關(guān)后面使用高速運(yùn)算放大器作為輸出跟隨。實(shí)驗(yàn)中發(fā)現(xiàn)，生成的方波伴隨有“過(guò)沖”和“振蕩”現(xiàn)象，而這樣的方波無(wú)法作為標(biāo)準(zhǔn)信號(hào)源提供給外部被測(cè)設(shè)備，需要針對(duì)此提出可靠有效地解決辦法。

圖4　方波生成電路原理圖

為了對(duì)輸出波形的上升沿和下降沿進(jìn)行瞬態(tài)分析，建立如圖5所示的等效電路模型［7］，輸入電平U1=VCC，U2=GND。在測(cè)試時(shí)，示波器探頭的等效電容視為負(fù)載電容CL，連接線(xiàn)等效成電感與電阻串聯(lián)。

應(yīng)用基爾霍夫定律建立方程:

圖5　等效電路模型

根據(jù)阻尼系數(shù)的不同取值判斷輸出響應(yīng)曲線(xiàn): 當(dāng)0＜ξ＜1時(shí)，輸出響應(yīng)為衰減振蕩，稱(chēng)為欠阻尼系統(tǒng)，其暫態(tài)過(guò)程是在輸出高電平上下振蕩，出現(xiàn)“過(guò)沖”現(xiàn)象。振蕩隨時(shí)間衰減，與實(shí)驗(yàn)中出現(xiàn)的情況相同。當(dāng)ξ＞1時(shí)，輸出響應(yīng)為單調(diào)上升曲線(xiàn)，不伴隨振蕩現(xiàn)象，稱(chēng)為過(guò)阻尼系統(tǒng)。當(dāng)ξ= 1時(shí)，是上述兩種情況的臨界狀態(tài)，稱(chēng)為臨界阻尼系統(tǒng)，輸出沒(méi)有“過(guò)沖”現(xiàn)象。在實(shí)驗(yàn)條件允許的情況下應(yīng)當(dāng)選擇合理的阻容，使系統(tǒng)工作在臨界阻尼狀態(tài)。

由以上分析對(duì)原實(shí)驗(yàn)電路進(jìn)行改進(jìn)，調(diào)整其阻尼特性，設(shè)計(jì)電路如圖6所示，其中電阻R取值2 kΩ，C取值10 pF。

圖6　調(diào)整后的方波生成電路

結(jié)果表明通過(guò)增加電阻、電容改變電路阻尼特性的方法，有效解決了電平切換輸出方波時(shí)出現(xiàn)的過(guò)沖和振蕩現(xiàn)象。只要電阻、電容取值恰當(dāng)，使阻尼系數(shù)ξ接近于1，即可輸出較為理想的方波。而且，輸出波形的上升沿時(shí)間可以控制在200 ns之內(nèi)，小于1 μs，滿(mǎn)足技術(shù)指標(biāo)要求。證明通過(guò)單刀雙擲模擬開(kāi)關(guān)切換電平產(chǎn)生方波的方案設(shè)計(jì)可行。

3　FPGA控制邏輯設(shè)計(jì)

由于信號(hào)源生成方波信號(hào)的特殊性，需要在邏輯設(shè)計(jì)時(shí)，按照方波信號(hào)與非方波信號(hào)加以區(qū)分，主要體現(xiàn)在單刀雙擲模擬開(kāi)關(guān)的控制邏輯上［8］。如果輸出非方波信號(hào)，單刀雙擲模擬開(kāi)關(guān)控制引腳置‘0’，B通道打開(kāi)，A通道關(guān)閉，波形信號(hào)由B通道輸出。如果輸出信號(hào)為方波信號(hào)，單刀雙擲模擬開(kāi)關(guān)控制引腳周期性置‘0’，輸入A通道的信號(hào)和輸入B通道的信號(hào)(兩路信號(hào)均為直流量)周期性的交替輸出，生成方波。

控制邏輯分別采用計(jì)數(shù)周期為1 ms的15位計(jì)數(shù)器控制方波的相位(Ch_ph)、頻率(Ch_fr)和占空比(Ch_du)，實(shí)現(xiàn)波形相位1 ms～10 s可調(diào)、頻率0.1 Hz～500 Hz可調(diào)和占空比可調(diào)。信號(hào)源啟動(dòng)后相位計(jì)數(shù)器Ph_cnt開(kāi)始計(jì)數(shù)，并與Ch_ph比較，達(dá)到其相位值時(shí)啟動(dòng)頻率占空比計(jì)數(shù)器(Ch_cnt)，開(kāi)關(guān)控制引腳邏輯置‘1’;當(dāng)Ch_cnt等于波形占空比數(shù)值時(shí)，控制引腳邏輯置‘0’;當(dāng)Ch_cnt計(jì)滿(mǎn)一個(gè)波形周期時(shí)，計(jì)數(shù)器清零重新開(kāi)始計(jì)數(shù)，控制引腳邏輯置‘1’。從而在輸出端產(chǎn)生連續(xù)的方波信號(hào)。控制邏輯流程圖如圖7所示。

圖7　控制邏輯流程圖

4　實(shí)驗(yàn)結(jié)果

利用計(jì)算機(jī)軟件實(shí)時(shí)設(shè)置各通道輸出波形及參數(shù)，并生成相應(yīng)的數(shù)據(jù)文件，加載至信號(hào)源。啟動(dòng)信號(hào)源發(fā)送命令，在輸出通道測(cè)量波形輸出如圖8所示，分別為正弦波、鋸齒波、三角波和方波。其中，方波頻率為50 Hz，頻率參數(shù)可調(diào)。針對(duì)方波信號(hào)上升沿和下降沿的時(shí)間要求，對(duì)其進(jìn)行測(cè)量如圖9所示:上升沿和下降沿時(shí)間均為200 ns左右，小于1 μs，完全滿(mǎn)足技術(shù)指標(biāo)要求，輸出信號(hào)穩(wěn)定、可靠。

圖8　信號(hào)源輸出波形測(cè)量

圖9　方波信號(hào)上升沿和下降沿測(cè)量

5　總結(jié)

本文設(shè)計(jì)利用計(jì)算機(jī)軟件編程技術(shù)產(chǎn)生信號(hào)源波形數(shù)據(jù)，結(jié)合以FPGA為主控制器的硬件電路，利用AD768芯片對(duì)模擬波形進(jìn)行重構(gòu)，通過(guò)多路選用開(kāi)關(guān)實(shí)現(xiàn)“一對(duì)多”通道的切換，合理有序輸出32通道模擬信號(hào)。特別對(duì)要求較為嚴(yán)格的方波波形，提出針對(duì)性的設(shè)計(jì)電路，解決電路缺陷，完成設(shè)計(jì)指標(biāo)要求。信號(hào)源輸出信號(hào)具有穩(wěn)定可靠，多通道，精度高，波形參數(shù)可調(diào)的優(yōu)越性。在航天測(cè)試領(lǐng)域有廣泛的應(yīng)用前景。

參考文獻(xiàn):

［1］李曉明，盛琥，鄧鵬飛.任意信號(hào)發(fā)生器的USB2.0接口設(shè)計(jì)［J］.電子器件，2009，32(3) : 643－648.

［2］單彥虎.基于FPGA的通用測(cè)試臺(tái)LVDS環(huán)網(wǎng)總線(xiàn)設(shè)計(jì)與實(shí)現(xiàn)［D］.太原:中北大學(xué)，2010.

［3］甄國(guó)勇.雷達(dá)視頻回波模擬設(shè)備關(guān)鍵技術(shù)研究［D］.太原:中北大學(xué)，2009.

［4］黃志軍，潘攀，賴(lài)振華.基于FPGA的多用信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)［J］.天津大學(xué)學(xué)報(bào)，2006，39: 383－387.

［5］安震，張會(huì)新，盧一男.基于PCI總線(xiàn)與FPGA多通道模擬信號(hào)源的系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2012，20(9) : 2558－2560.

［6］王紅亮，黃洋文.基于FPGA的可程控多路信號(hào)源設(shè)計(jì)［J］.火力與指揮控制，2010，35(6) : 97－99.

［7］韓海濤.高速數(shù)字PCB板互連噪聲建模與仿真研究［D］.成都:電子科技大學(xué)，2006.

［8］胡小燕.基于PCI+FPGA的任意波形發(fā)生器的研究與設(shè)計(jì)［J］.電子質(zhì)量，2010(4) : 24－26.

賈興中(1984－)，男，漢族，山西太原人，硬件工程師，研究方向?yàn)殡娮訙y(cè)試儀器與系統(tǒng);

張凱華(1991－)，男，漢族，山西臨汾人，中北大學(xué)測(cè)試計(jì)量技術(shù)及儀器專(zhuān)業(yè)在讀碩士研究生，研究方向?yàn)殡娮訙y(cè)試儀器與系統(tǒng)，kai.hua2008@ 163.com;

任勇峰(1968－)，男，漢族，山西省中陽(yáng)縣人，教授、博士生導(dǎo)師，主要從事彈載固態(tài)記錄器和自動(dòng)測(cè)控臺(tái)等方向的研究工作。

Data Acquisition System of Various Communication
Methods Based on LabVIEW*

LIU Jingfeng1，YUE Fengying1*，F(xiàn)ENG Xiaobin2，ZHANG Dengshan2
(1.School of Computer and Control Engineering，North University of China，Taiyuan 030051，China; 2.Da Liuta Coal of Shen Hua Shendong Coal Group Corporation Limited，Yulin Shenxi 7193315，China)

Abstract:In data acquisition，the performance of data collection systems like stability，speed quickly and control even from long recieving distance is very important.Aiming at these requirements，a research is made on a data acquisition and control system based on a software development platform called LabVIEW.Through，two kinds of communication methods，Ethernet and wireless，complete the PC and multi-channel data acquisition system of transmission and the remote control of the acquisition system.Furthermore，data preview，storage，playback and preprocessing can be completed in the system.In addition，the functions of self-inspecting，resetting and memory erasing are realized.Practical application proves that each of the operations above can be accomplished in the system.

Key words:data acquisition system; LabVIEW; ethernet communication; wireless communication

中圖分類(lèi)號(hào):TN914.1

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005－9490(2015) 03－0576－06

收稿日期:2014－06－25修改日期: 2014－07－18

doi:EEACC: 615010.3969/j.issn.1005－9490.2015.03.021