基于FPGA的通用PCM接收解碼電路的設計

謝秀峰，蘇淑靖

(中北大學電子測試技術重點實驗室，太原030051)

?

基于FPGA的通用PCM接收解碼電路的設計

謝秀峰，蘇淑靖*

(中北大學電子測試技術重點實驗室，太原030051)

摘要:為了準確接收提取某遙測系統的PCM數據，設計了基于FPGA的通用PCM接收解碼電路，該電路通過基于鎖相環的位同步器實現不同碼率的PCM數據流接收，通過三態搜索理論的幀同步器可判別不同幀結構數據，碼型轉換模塊識別并轉換NRZ-L/M/S、BiФ-L/M/S 6種碼型，最后電路將解調出的數據通過USB接口傳送至計算機進行存儲、顯示和處理。該電路可識別碼型不同、碼速率不同以及幀同步碼組不同的PCM數據流，兼有單端和差分輸入接口，在遙測領域具有很強的通用性。關鍵詞:PCM; FPGA;通用;位同步;幀同步

脈沖編碼調制(PCM)是一種將模擬信號轉換為數字信號的基本方法，目前，它不僅用于通信領域，還廣泛應用于計算機、數字儀表、遙控遙測等許多領域。而高速遙測PCM數據是遙測系統測量衛星、航天器及武器系統等內外部的環境參數［1－2］，地面計算機通過被測目標傳回的數據，確定其工作狀態以及各項性能。為了彌補目前遙測接收裝置只能讀取參數固定、碼型單一以及碼率不變的PCM技術的不足，本文設計了基于FPGA的通用PCM接收解碼電路，其中可靠的同步技術是實現數據準確接收的關鍵，該電路以Xilinx公司的Spartan3E系列FPGA芯片XC3S500E為核心，采用基于鎖相環的精確位同步和基于三態搜索的雙重校驗判決幀同步方法，實現PCM碼速率為1 Mbit/s～10 Mbit/s的可靠接收，并可對NRZ-L/M/S、BiФ-L/M/S 6種碼型解碼且無誤碼，可判別EB 90H和9A BC B5 2CH這兩個常用幀同步碼組，以上特點不僅滿足了當前使用的背景要求，而且可應用于其他PCM通信領域。

1　總體設計方案

不同的場合所用的PCM數據流屬性不同，為滿足不同的場合的應用需求，設計了本通用接收解碼電路，其總體方案如圖1所示。其中接收解碼電路主要由輸入接口模塊、FPGA邏輯控制模塊及USB接口通信模塊3部分組成，其中FPGA的功能包括位同步、碼型轉換、幀同步以及全局的邏輯控制和時序控制。總體工作流程為:通過單端或差分接口輸入的PCM碼流先經過位同步器實現不同碼速率的精確位同步，并從中提取出數據流的時鐘信息，經過碼型轉換的數據接著通過幀同步器確定其內容中的幀格式實現幀同步，在幀同步后將解碼得到的有效數據打包并上傳至計算機進行分析及處理。

圖1　總體方案框圖

2　FPGA模塊設計

2.1位同步器

位同步是正確解碼的基礎，只有正確取得位同步之后，才能實現幀同步。位同步器主要功能是通過精確調整使得位同步脈沖與輸入PCM碼流實現同頻同相，并輸出定時脈沖序列［3］。

本文采用直接位同步數字鎖相環方法實現位同步器設計。位同步器由時鐘源、分頻器、鑒相器、數字濾波器和控制器所組成，控制器又包括“或門”、附加門和扣除門(如圖2)。時鐘源為高穩定晶振，分頻器采用直接數字頻率合成技術產生1 MHz～10 MHz的時鐘脈沖［4－5］，這樣在收到計算機下發的PCM碼速率的頻率控制字后，分頻器就能產生對應的時鐘脈沖來匹配不同碼速率的PCM碼流。由于噪聲的存在和信道干擾，使接收碼元產生抖動，每個碼元的邊沿幅度抖動是造成碼元相位判斷誤差的直接原因，所以需要對輸入的數字信號經過數字濾波器濾波，以利于對整個碼元周期的判定。

圖2　位同步器原理組成

位同步器工作原理如下:假設接收到的PCM碼率為f0，時鐘源輸出的時鐘信號經分頻器分頻后，再通過扣除門和或門，得到的位同步信號頻率為f0，如果不能和收到的碼元精確同頻同相，就需要參考鑒相器輸出的判斷信號，通過控制器進行適當調整。當位同步脈沖比輸入碼元的相位超前時，鑒相器輸出一個超前脈沖到扣除門(常開)扣除一個a路脈沖，使位同步脈沖的相位推遲1/n周期(2π/n);若分頻器輸出的位同步脈沖相位比輸入碼元的相位滯后，那么加于附加門(附加門常閉)的b路脈沖序列就會同時輸出一個脈沖通過“或門”，由于b路與a路相位相差π，所以這個脈沖會插入在原a路脈沖中間，分頻器就提前了1/n周期的相位輸出。如此反復幾次，輸出的位同步脈沖就與PCM碼流同頻同相，即可被幀同步器用作時鐘。

2.2碼型轉換

位同步后需要將不同碼型的數據轉換為NRZ－L碼，這樣可減小幀同步的資源占用，碼型轉換的原理如下:

設pcm_n為當前輸入，pcm_pre為前一個輸入，pcm_out為轉換后的輸出，對于NRZ－M:

對于NRZ－S:

而對于BIΦ碼則需要先以原碼率的二倍速率取得對應值，以此判斷出碼元的正確起始位置，然后再根據相應規則轉換碼型，轉換公式分別如下:

BiΦ－L:pcm_out=pcm_in(3)

BiΦ－M:pcm_out=pcm_in XOR pcm_pre(4)

BiΦ－S:pcm_out=pcm_in XNOR pcm_pre (5)

圖3為NRZ－L的數據為101100011010的各種碼型的轉換結果。

圖3　碼型轉換圖

2.3幀同步器

幀同步器的功能是從位同步器輸出的PCM串行數據流中提取出幀同步碼組，產生幀同步信號，從而完成數據分離。為了實現幀同步，發送端在數字信息流中插入一些特殊碼組作為每幀的頭尾標記，幀同步器需要準確無誤的判斷出這些碼組，以確定幀結構［5－6］。目前較常用的同步碼組主要有兩組，一組是副幀標志為EB 90H，幀結束標志為14 6FH［7］，另一組是9A BC B5 2CH與65 43 4A D3H的配合使用。在本設計中，幀同步器可根據參數配置模塊下發的同步碼組參數來選擇對應碼組進行幀同步。

幀同步器各功能模塊主要有:參數配置模塊，相關檢測模塊，幀同步狀態控制模塊和輸出控制模塊，其工作原理圖如圖4所示。

圖4　幀同步原理圖

幀同步器首先從計算機接收幀結構參數，由參數配置模塊完成各參數配置，包括幀同步碼組、幀長、同步容差和同步保護參數。然后當檢測到串行數據流輸入時，相關檢測器進行相關運算，檢測是否有同步碼組出現，并將檢測值實時送至同步判決電路;同步判決模塊根據檢測值完成對同步狀態的控制，同步狀態有搜索、校驗、鎖定3種狀態，當狀態機進入鎖定態時，表示達到幀同步，輸出幀同步信號;最后，輸出控制模塊在幀同步信號的控制下，將串行數據轉換為并行數據和附帶時鐘信號一并輸出，完成數據的提取。

同步判決模塊的主體為一個狀態機，它根據相關檢測器的檢測值控制狀態機的狀態轉換，并控制產生幀同步信號。其狀態轉換關系如圖5所示。s代表同步容差，當相關檢測值d≤s時，便看作檢測到幀同步碼組。這樣即使由于干擾造成s位的誤碼，也可以檢測到幀同步碼組。其余兩個參數α(前向校驗門限)和β(后向校驗門限)，為幀同步狀態起到保護作用。

狀態機的初始狀態為搜索態，同步之前，判決模塊會在每個時鐘比較d與s的值，當檢測到d小于s時，便可以判定為檢測到幀同步碼，并立即啟動狀態機轉到入鎖校驗態。

在入鎖校驗態，為了避免受信號中假同步碼的影響，當檢測到幀同步字后，會每隔一幀長度對檢測值進行判決。當連續α次判決正確時，則判定為找到幀同步信號，并控制狀態機進入鎖定態，否則，判定為假同步，并回到搜索態接著進行搜索。

圖5　狀態轉換關系圖

進入鎖定態后，狀態機開始輸出幀同步信號到輸出控制模塊，同時判決模塊每隔一幀對檢測值進行判決，當丟失幀同步信息時，便進入失鎖校驗態。這時，如果連續β次丟失幀同步信號，則判定已經失步，控制狀態機進入搜索態，重新開始搜索;如果期間又檢測到幀同步碼組，則回到鎖定態。

雙重校驗的判決可在捕獲或失步發生時相應的增加其置信度，當達到一定值時才認定捕獲或失步事件發生，這樣幀同步器具有較強的保護能力。在實際使用時，可以針對不同的幀結構和信道傳輸特性，采用合適的容差值和保護參數，最大限度的提升幀同步器的性能。

圖6　接口電路原理圖

3　輸入接口電路

解碼電路具有單端接口和差分接口，兩個接口通過數字隔離器進行隔離及電平轉換。單端接口輸入的PCM數據流通過數字隔離器ADuM1201送入FPGA;差分數據流輸入到差分芯片DS26C32，再通過隔離器送入FPGA。接口電路如圖6所示。DS26C32的上升下降時間為4 ns，最大不超過9 ns，而PCM碼輸入信號速率最大為10 Mbit/s，脈寬為100 ns，可見DS26C32完全滿足設計要求。

數字隔離器選用AD公司的ADuM1201芯片，該芯片采用iCoupler磁隔離技術，在性能、功耗、體積等各方面都比傳統光電隔離器件(光耦)有巨大優勢。ADuM1201隔離器在一個器件中提供兩個獨立的隔離通道。兩端工作電壓為2.7 V～5.5 V，支持低電壓工作并能實現電平轉換。傳輸速率可達25 Mbit/s，瞬態共模抑制25 kV/μs，最大脈寬失真＜3 ns，它的轉換原理是輸入端與輸出端使用不同電壓供電，將它們作為參考電壓實現電平轉換。在本設計中芯片輸入供電電壓為5 V，輸出供電電壓為3.3 V時，信號可以實現由5 V到3.3 V的電平轉換。

4　實測結果

實測時利用一個PCM信號源輸出一組固定幀結構的PCM數據流，使用單端接口接入本解碼電路，最后通過上位機軟件進行顯示分析。圖7為截取的部分數據，其中副幀的同步碼組為EB 90H，幀結束標志碼組為14 6FH，每一列的數據為一路，各路分別為正弦波，方波，三角波，鋸齒波依次循環3組，加上碼組共14列，圖8中的數據幀同步碼組為9A BC B5 2CH，幀結束標志碼組為65 43 4A D3H，同樣也是4種波形數據重復3組，共16列。為了驗證不同碼率的接收效果，用上位機繪圖軟件來根據不同碼率進行波形圖繪制，1 Mbit/s時繪圖窗口每屏可顯示50個采樣點，2 Mbit/s可顯示100個，依次類推，10 Mbit/s時每屏可顯示500個采樣點，這里截取了碼率為1 Mbit/s (圖9)和10 Mbit/s(圖10)時繪出的正弦波。

圖7　幀同步碼組為EB 90H

圖8　幀同步碼組為9A BC B5 2CH

圖9　碼率1 Mbit/s 波形圖

圖10　碼率10 Mbit/s波形圖

5　結論

本文所設計電路使用FPGA實現PCM解碼系統的關鍵部分，并具有通用單端及差分接，能接收不同幀結構，不同碼速率的PCM數據流。經過實際測試，電路工作穩定，抗誤碼能力強，可根據實際情況靈活配置參數，根據以上特點，該設計對于遙測領域的測試儀器和其他領域的通信設備都具有很大的參考價值。

參考文獻:

［1］張彥軍，劉龍飛，劉薇.基于FPGA的通用PCM測試儀的設計［J］.火力與指揮控制，2013，38(1) :145－148.

［2］張會新，劉波，孟令軍.高速遙測PCM數據的AES加密存儲系統設計［J］.火炮發射與控制學報，2010，10:92－98.

［3］司瑩瑩.遙控副載波數字化解調器技術研究［J］.電子器件，2012，35(2) :181－183.

［4］王耀琦，王小鵬，王靜.基于CPLD/FPGA的任意分頻器設計研究與仿真［J］.蘭州大學學報，2010，29(4) :9－13.

［5］習瑩冰，楊健.基于FPGA的低雜散直接數字頻率合成器設計與實現［J］.電子器件，2011，34(2) :199－201.

［6］武向萍，李安宗，吳曉杰，等.PCM遙傳信號數字解碼方法的設計與實現［J］.石油儀器，2004，18(5) :19－20.

［7］甄國涌，林華亮.串行PCM碼流解碼電路設計與應用［J］.航空計算技術，2005，35(1) :79－81.

［8］林華亮，翟成瑞，甄國涌.串行高速差分PCM碼流信號的解碼電路設計［J］.彈箭與制導學報，2005，25(1) :225－226.

謝秀峰(1989－)，男，漢族，山西原平人，碩士研究生，主要研究方向為動態測試與智能儀器，xxfzb2008@ sina.com;

蘇淑靖(1971－)，女，漢族，山西呂梁人，副教授，碩士生導師，主要研究方向為感知與探測，信號處理sushujing @ nuc.edu.cn。

項目來源:河南省省院科技合作項目(131PYSGZ211);鄭州市院士工作站建設計劃項目(122106000049)

Design of Picosecond Short Pulse Based on Dual NOT Gates Structure*

ZHAO Hongmei*，WANG Yuanpu，CUI Guangzhao
(Institute of Electric and Information Engineering，Zhengzhou University of Light Industry，Zhengzhou 450002，China)

Abstract:Narrow pulse generation is a key technology in Ultra-wideband communication systems，and different applications have different requirements for pulse generation.This paper analyzes several conventional Ultra-wideband narrow pulse generation methods in Ultra-wideband indoor positioning system.Their advantages，disadvantages and the existing problems are discussed.On this basis，a pulse generator is designed based on digital method firstly.Then propose a novel Ultra-wideband narrow pulse generation method which based on dual NOR gates structure by analyzing the simulation results of the designed pulse generator.The simulation results show that pulse repetition frequency obtained by using the method is 10 MHz，and the duration time is 150 ps.The experimental circuit test results are basically consistent with the theoretical analysis and simulation results.Compared with the conventional narrow pulse generation method of digital circuit，this method is simple，low cost and the requirement is not high to the devices.Moreover，the obtained pulse width is narrower than dozen times and higher positioning accuracy.

Key words:Ultra-wideband; picosecond level short pulse; digital circuit; the race and competition phenomenon; dual NOT gate

中圖分類號:TN707

文獻標識碼:A

文章編號:1005－9490(2015) 03－0543－05

收稿日期:2014－06－06修改日期:2014－07－10

doi:EEACC:1230J10.3969/j.issn.1005－9490.2015.03.015