基于FPGA的多通道遙測采編器設計

袁 強， 焦新泉， 方 煒， 李 功

(1.中北大學 電子測試技術國家重點實驗室，山西 太原 030051；2.中北大學 儀器科學與動態(tài)測試教育部重點實驗室，山西 太原 030051)

基于FPGA的多通道遙測采編器設計

袁 強1,2， 焦新泉1,2， 方 煒1,2， 李 功1,2

(1.中北大學 電子測試技術國家重點實驗室，山西 太原 030051；2.中北大學 儀器科學與動態(tài)測試教育部重點實驗室，山西 太原 030051)

針對某模型彈遙測數(shù)據(jù)的采集，設計了一種多通道遙測采編器。采用FPGA作為邏輯控制器，提出了一種模擬開關級聯(lián)模式采集電路，實現(xiàn)了40路傳感器信號的數(shù)據(jù)采集，并對采集的數(shù)據(jù)統(tǒng)一編幀存儲到存儲器中。對采集電路中出現(xiàn)的震蕩現(xiàn)象做出分析并提出了解決方案，給出了多路混合數(shù)據(jù)編幀方法和采集控制時序。試驗結果表明:該采編器性能可靠，采集精度高，并具有很好的通用性。

遙測； 現(xiàn)場可編程門陣列； 數(shù)據(jù)采集； 震蕩； 控制時序

0 引 言

目前，數(shù)據(jù)采集技術已廣泛應用于航空航天、雷達等領域，比如：飛行器飛行過程中的多項動態(tài)參數(shù),如過載﹑壓力﹑沖擊﹑噪聲等進行記錄和回讀分析以便對飛行器進行驗證和完善[1]。針對某模型彈遙測數(shù)據(jù)的采集，本文設計了一種多通道遙測采編器,該遙測采編器以現(xiàn)場可編程門陣列(FPGA)作為主控制芯片，主要完成40路傳感器數(shù)據(jù)的高精度采集與編幀,并將打包后的數(shù)據(jù)送至存儲器中，待飛行試驗結束后,通過配套地面測試設備和上位機將數(shù)據(jù)回讀進行分析。

1 總體結構

采用模塊化設計原則以保證遙測采編器的通用性,按功能分為調理模塊、主控制模塊、存儲器模塊和供電模塊。調理模塊按40路傳感器信號種類分成4塊調理卡，既保證了采集效果又達到了通用性設計,調理卡將傳感器輸出信號降噪調理到滿足A/D轉換器的范圍后供A/D轉換器采集[2]。主控制模塊主要接收地面測試設備下發(fā)的記錄﹑監(jiān)測等指令，實現(xiàn)模擬開關切換，各調理卡數(shù)據(jù)采集編幀以及對存儲器讀數(shù)、寫數(shù)等功能。供電模塊為采編器各用電模塊和傳感器提供電源以保證系統(tǒng)正常工作。各模塊之間通過可插拔式96針三通連接器連接，避免總線上點數(shù)不夠的可能性。組成框圖如圖1所示。

2 硬件電路設計

2.1 級聯(lián)模式采集電路設計

本遙測采編器為提高測量裝置的通用性，提出了一種級聯(lián)模式采集電路。該模式下，主控制卡上設有一個16選1模擬開關作為一級模擬開關，用于選通某塊調理卡，每塊調理卡上都有一個16選1高速模擬開關作為二級模擬開關，用于選擇該調理卡上的通道，通過主控制卡上FPGA控制兩級模擬開關的使能端和地址端實現(xiàn)40路傳感器信號的通道切換，且可根據(jù)實際應用背景，增加或減少調理卡，真正實現(xiàn)了遙測采編器的可擴展﹑可替換。級聯(lián)采集電路原理框圖如圖2所示。

圖1 系統(tǒng)總體框圖Fig 1 Block diagram of system as a whole

圖2 級聯(lián)采集電路原理框圖Fig 2 Principle block diagram of cascade acquisition circuit

2.2 模擬開關與運放選型

由于不同通道信號經模擬開關通道切換的原因，會導致后級運放輸入端為一系列的階躍信號，可近似為方波。為簡化分析，以2選1模擬開關為例，兩輸入信號分別取AD7667轉換電壓極值0 V和2.5 V，模擬開關切換輸出波形如圖3所示。

圖3 模擬開關切換輸出波形Fig 3 Output waveform switched by analog switch

遙測采編器總采樣率為400 kHz,則上圖所示模擬開關輸出方波信號幅值2.5 V，輸出頻率為f=200 kHz。因為周期方波信號滿足狄利克雷條件[3]，將該方波信號展開為傅里葉級數(shù)

(1)

式中 脈沖寬度τ=T/2 。可知方波信號是由直流分量和n次諧波分量組成(n=1時又稱基波分量)。直流分量F0和各諧波分量幅值Fn表達式如下

(2)

(3)

理想方波與實際方波的振幅頻譜如圖4所示。

圖4 理想方波和實際方波的振幅頻譜圖Fig 4 Amplitude spectrum of ideal square wave and actual square wave

從圖4可以看出：方波的1,3,5次諧波分量的實際幅值占理想方波相應諧波分量幅值的極大部分， 而從7次諧波以后，這個比例會迅速衰減。

綜上所述，模擬開關的切換速度和后級跟隨運放的不失真帶寬需大于400 kHz×5=2 MHz。本設計中高速模擬開關選用16路的ADG706，其切換速度達16 MHz,-3 dB帶寬高達25 MHz。后級跟隨運放選用AD8031，AD8031是一種4路﹑支持單電源或雙電源供電﹑低失調電壓芯片，其-3 dB衰減率為 80 MHz，壓擺率典型值達到30 V/μs，滿足系統(tǒng)技術指標要求。

2.3 運放震蕩現(xiàn)象分析與消除

采編器調試過程中發(fā)現(xiàn)二級模擬開關和A/D轉換芯片前端的運放AD8031的輸出端出現(xiàn)震蕩現(xiàn)象,如圖5所示。

圖5 信號震蕩現(xiàn)象Fig 5 Signal oscillation phenomenon

經分析，這是因為高速運放AD8031驅動容性負載的能力有限導致。運放均有一個開環(huán)輸出電阻r0，而高速模擬開關ADG706存在通道寄生電容，A/D轉換芯片內部存在采樣電容，當運放做跟隨器與容性負載CL連接時可等效為如圖6所示電路。

圖6 運放內部等效電路Fig 6 Internal equivalent circuit of op amp

3 采集控制邏輯實現(xiàn)

3.1 多通道數(shù)據(jù)編幀

本設計中，將所有傳感器信號按相應采樣率采集后通過一定的數(shù)據(jù)幀格式統(tǒng)一打包編幀并存儲。最后上位機軟件根據(jù)幀結構提取出同一信號的所有采樣點數(shù)據(jù)，從而得到各通道的實測波形。

幀結構決定了各通道信號的采樣順序，而編寫幀結構的關鍵在于能否保證所有信號的均勻采樣。在設計采樣幀

結構時，既要使所有通道的信號滿足各自的采樣頻率，還要盡量減少總的數(shù)據(jù)量，避免采集數(shù)據(jù)過于冗雜。本設計中各信號采樣率如表1所示。

表1 40路傳感器信號采樣頻率
Tab 1 Sampling frequency of 40-channel sensor signal

卡地址通道采樣率(kHz)采集卡1S1～S102采集卡2S11～S205采集卡3S21～S3010采集卡4S31～S4020

表1中信號采樣率均是1 kHz的整數(shù)倍，故每個采樣點采樣頻率取1 kHz,則在一個數(shù)據(jù)幀結構內S1～S10均勻采樣2次，S11～S20均勻采樣5次，以此類推。為方便上位機回讀數(shù)據(jù)時檢查幀結構有沒有丟幀和誤幀的情況，在幀結構中添加由行結束標志EB90﹑幀結束標志146F以及幀計數(shù)IDH,IDL組成的勤務信號[6]。同時為降低通道串擾應保證不同采集卡之間間隔分布。本設計中最終幀結構如表2所示。計算得一幀數(shù)據(jù)的總采樣率為400 kSPS。且每個信號的采樣點在一幀數(shù)據(jù)內或幀與幀之間都是均勻的，滿足采樣要求。

表2 采集幀結構
Tab 2 Acquisition frame structure

序號卡4卡1卡4卡2卡4卡2卡4卡2卡4卡3卡4卡3卡4卡3卡4卡3卡4卡3卡41S31S1S32S11S33S15S34S19S35S21S36S23S37S25S38S27S39S29S40EB902S31S2S32S12S33S16S34S20S35S22S36S24S37S26S38S28S39S30S40EB903S31S3S32S13S33S17S34-S35S21S36S23S37S25S38S27S39S29S40EB904S31S4S32S14S33S18S34-S35S22S36S24S37S26S38S28S39S30S40EB905S31S5S32S11S33S15S34S19S35S21S36S23S37S25S38S27S39S29S40EB906S31S6S32S12S33S16S34S20S35S22S36S24S37S26S38S28S39S30S40EB907S31S7S32S13S33S17S34-S35S21S36S23S37S25S38S27S39S29S40EB908S31S8S32S14S33S18S34-S35S22S36S24S37S26S38S28S39S30S40EB909S31S9S32S11S33S15S34S19S35S21S36S23S37S25S38S27S39S29S40EB9010S31S10S32S12S33S16S34S20S35S22S36S24S37S26S38S28S39S30S40EB9011S31S1S32S13S33S17S34-S35S21S36S23S37S25S38S27S39S29S40EB9012S31S2S32S14S33S18S34-S35S22S36S24S37S26S38S28S39S30S40EB9013S31S3S32S11S33S15S34S19S35S21S36S23S37S25S38S27S39S29S40EB9014S31S4S32S12S33S16S34S20S35S22S36S24S37S26S38S28S39S30S40EB9015S31S5S32S13S33S17S34-S35S21S36S23S37S25S38S27S39S29S40EB9016S31S6S32S14S33S18S34-S35S22S36S24S37S26S38S28S39S30S40EB9017S31S7S32S11S33S15S34S19S35S21S36S23S37S25S38S27S39S29S40EB9018S31S8S32S12S33S16S34S20S35S22S36S24S37S26S38S28S39S30S40EB9019S31S9S32S13S33S17S34IDHS35S21S36S23S37S25S38S27S39S29S40EB9020S31S10S32S14S33S18S34IDLS35S22S36S24S37S26S38S28S39S30S40146F

3.2 采集時序設計

采編器選用40 MHz的晶振，每幀數(shù)據(jù)總采樣率為400 kSPS，易知每個采樣周期有100個狀態(tài)機可用，每個狀態(tài)機時間為1/40 MHz=25 ns。A/D轉換器選用16位的AD7667，AD7667有三種可選轉換速度，本設計選用800 kSPS的轉換速度,即A/D轉換一次時間僅需T=1/800 kSPS=1.25 μs。

圖7 數(shù)據(jù)采集時序圖Fig 7 Timing diagram of data acquisition

4 測試結果

在試驗階段，利用標準信號源提供6路正弦信號給調理卡3輸入端，即采編器以10 kHz的采樣率對6路正弦信號進行采集并存儲，上位機軟件對數(shù)據(jù)進行回讀分析并繪制圖形如圖8所示，分析知波形符合標準信號源的輸出，采集無異常。

圖8 正弦信號測試曲線Fig 8 Sine signal test curve

5 結束語

本文設計了一種基于FPGA的多通道遙測采編器，完成了40路傳感器信號的采集。提出了一種兩級模擬開關級聯(lián)的采集電路，提高采編器的通用性，針對設計過程中運放震蕩現(xiàn)象做出了分析并提出了解決辦法，詳細介紹了多路數(shù)據(jù)統(tǒng)一編幀的方法和邏輯時序設計。目前，該采編器已成功應用于某模型彈飛行試驗，工作性能穩(wěn)定。

[1] 張力敏．全球定位系統(tǒng)射頻前端電路設計[D]．大連：大連海事大學，2009:7-12．

[2] 甄國涌，郝曉鵬.基于級聯(lián)模式的多通道數(shù)據(jù)采集系統(tǒng)設計[J].計算機應用，2011,26(2):50-52.

[3] Sergio Franco.Design with operational amplifiers and analog integrated circuits[M].西安：西安交通大學出版社，2009:310-353.

[4] 鈴木雅臣.晶體管電路設計[M].北京：科學出版社，2014.

[5] 儲成君，任勇峰，劉東海，等.基于FPGA的多通道信號采集電路設計[J].科學技術與工程，2013,13(19):5692-5695.

[6] 張鵬飛，李 鵬，沈三民，等.一種遙測數(shù)據(jù)采編器設計[J].計算機測量與控制，2011,19(2): 468-470.

Design of multi-channel telemetry collector based on FPGA

YUAN Qiang1,2， JIAO Xin-quan1,2， FANG Wei1,2， LI Gong1,2

(1.Science and Technology on Electronic Test & Measurement Laboratory,North University of China,Taiyuan 030051,China；2.Key Laboratory of Instrumentation Science & Dynamic Measurement，Ministry of Education,North University of China,Taiyuan 030051,China)

A multi-channel telemetry collector is designed to meet telemetering data acquisition of a mock bomb.Use FPGA as logic controller，propose an acquisition circuit based on analog switches cascade mode,it achieves data acquisition of 40 channels sensor signals and the collected data is compiled in form of frame and stored in memory.Analyze oscillation phenomenon appeared in acquisition circuit and propose solution,give method for multi-channel data frame-editing and acquisition and control timing.Experimental results show that property of the collector is reliable,acquisition precision is high and has good universality．

telemetry; FPGA; data acquisition ; oscillation；control timing

10.13873/J.1000—9787(2015)12—0097—04

2015—11—02

TP 274.2

: A

: 1000—9787(2015)12—0097—04

袁 強(1991-)，男，安徽六安人，碩士研究生，研究方向為動態(tài)測試技術、高速電路系統(tǒng)。