基于FPGA的數字多道梯形成形算法的實現

（成都理工大學，四川成都,610059）

基于FPGA的數字多道梯形成形算法的實現

王曉帆,任家富,操禮志,張俊文,謝加鵬,石 維,郭蘭芳

（成都理工大學，四川成都,610059）

核能譜測量技術在核技術和核物理實驗中有著非常廣泛的應用，多道脈沖幅度分析技術是核能譜測量的關鍵技術。針對數字化多道脈沖幅度分析器的要求，研究并實現了數字化多道中的梯形成形算法。對梯形成形算法從數學理論上進行論證，并在MATLAB中進行仿真。采用FPGA作為核心芯片對該梯形成形算法進行建模，并通過modelsim進行仿真，實現了數字化多道中的梯形成形算法。該算法可以減少白噪聲的干擾，有利于提高系統的性能，具有一定的意義和價值。

數字化多道;梯形成形算法;FPGA

核能譜測量技術已呈現數字化趨勢，數字化的核能譜儀的處理速度快，抗干擾能力比較強，濾波和成形是數字化核能譜測量技術的重要環節。對于模擬的核能譜測量技術，影響其性能的因素主要有：彈道虧損、基線恢復、脈沖堆積、幅值提取及噪聲等。而將核能譜測量技術數字化后能夠減小這些因素所帶來的影響。梯形成形算法能夠減少脈沖堆積，彈道虧損，適應成形要求，有效地代替了模擬的濾波成形電路，從而改善了系統的性能。

1 梯形算法的實現

1.1 梯形成形濾波原理

梯形成形濾波在數字成形濾波中較為常用，該算法具有簡單、快速等特點。與三角形成形算法相比，雖然三角形成形算法有較好的噪聲抑制，但彈道虧損嚴重，不利于后面幅度提取。而梯形成形算法，適當的增加梯形的平頂寬度，就能提高系統對彈道虧損的免疫性能。

多道脈沖幅度分析器是核能譜測量技術的重要部分，通過核探測器將核信息轉化成電信號。核探測器輸出的信號是隨機信號，該隨機信號的幅值不等，間隔不等，波形不盡相同。雖然不同的探測器輸出的信號不相同，但是它們具有相似的波形，都是上升沿陡峭，下降沿緩慢，類似于指數衰減信號。梯形成形就是將輸入的指數衰減信號轉換成同幅度的等腰梯形信號，其中等腰梯形的斜邊寬度和平頂寬度是可調的。假設探測器的輸出信號經過調理電路后的輸出信號為理想的指數信號，其時域表達式由式(1)所示。

圖1 梯形成形脈沖

輸出的梯形成形脈沖的時域信號波形如圖1所示，設梯形上升沿寬度為，底寬為，平頂寬度為，其時域表達式可用分段函數表示為：

對式(5)進行Z的逆變換可得梯形成形算法的時域表達式：

圖2 梯形成形濾波器的輸入與輸出脈沖信號

1.2 MATLAB及FPGA仿真實現

根據式(6),在MATLAB中編寫指數信號和梯形成形濾波器的程序。當輸入是理想的指數衰減信號時，經過梯形成形濾波器后得到的輸出波形是梯形脈沖如圖2所示。圖2中假設采樣頻率為

平頂寬度越寬，對后續的幅值提取越有利，因為在實際系統中會有噪聲的干擾，平頂的高度有一定起伏，如果只選取一個點作為峰值，會影響系統的可靠性，因此可選取平頂上的幾個點的平均值作為峰值，可減少噪聲的影響。理論上只要平頂寬度大于最大電荷收集時間就可以消除彈道虧損對系統的影響。但是選取的平頂寬度過寬會增加堆積脈沖的概率。所以要綜合考慮彈道虧損和堆積脈沖的影響來選取合適的平頂寬度。

本設計采用xilinx的Spartan-6系列的FPGA來實現梯形成形算法，該FPGA具有豐富的I/O資源，時鐘管理模塊，嵌入式硬IP核等。用戶可以通過硬件描述語言來實現各種邏輯功能。本文采用Verilog HDL硬件描述語言在來實現梯形成形算法。

由式(6)可知，梯形成形濾波器為一個特殊的IIR濾波器，雖然該濾波器的階數較高，但實際參與運算的輸入數據個數并不多，因此此設計具有可行性。在設計過程中，首先在MATLAB中生成理想的指數衰減序列，用來代替AD采樣后的序列，并將這些序列寫入coe文件中，在ISE中建立一個ROM，導入初始化coe文件,然后通過梯形成形模塊對該序列進行成形處理，并進行modelsim仿真，仿真結果如圖3所示。

圖3 信號無噪聲時梯形成形算法的modelsim仿真圖

在FPGA實現中，使用了多個寄存器來緩存數據，調用了ISE自帶的IP核進行了運算，運算的結果放入寄存器中緩存。由于實際情況，輸入的衰減指數信號會含有噪聲，因此需要對有噪聲的信號進行成形處理，并進行modelsim仿真，仿真如圖4所示。

圖4 信號有噪聲時梯形成形算法的modelsim仿真圖

仿真結果表明，根據式(6)的梯形成形算法對理想的指數衰減信號具有很好的成形效果。但當信號中含有白噪聲時，通過該算法得到的輸出信號會有基線偏移，顯然這不利于后續的處理。通過分析可知，白噪聲在兩次的累加過程中沒有被濾除反而放大了，因此造成了基線偏移。由于梯形成形濾波器是線性移不變系統，即使級聯子系統的順序發生改變，總的輸出結果也不會發生變化。因此將兩次累加順序提前，差分運算在后，新的梯形成形算法：

對改進后的梯形成形算法的modelsim仿真如圖5所示。

圖5 改進后梯形成形算法的modelsim仿真圖

2 結論

本文對梯形成形算法進行了分析，并通過MATLAB驗證了該算法的可行性。采用FPGA作為主控芯片設計了梯形成形算法。該梯形算法具有參數可調，靈活度更大等優點，能更好的抑制彈道虧損，具有實用價值。

[1] 王敏.數字核能譜測量系統中濾波與成形技術研究[D].成都:成都理工大學,2012.

[2] 肖無云,魏義祥,艾憲蕓.數字化多道脈沖幅度分析中的梯形成形算法[J].清華大學學報(自然科學版),2005,45(6):810-812.

[3] 朱玉玉,楊露,楊民.基于LabVIEW的數字梯形成形算法仿真研究[J].核電子學與探測技術.2014,34(2):190-193.

[4] 周清華,張軟玉,李泰華.基于MATLAB的數字化梯形濾波器的研究[J].核電子學與探測技術,2008,28(1):85-88.

[5] 陳亮.核素識別算法及數字化能譜采集系統研究[D].北京:清華大學,2009.

[6] 王敏,方法,曹建宇,等.基于FPGA的數字脈沖成形技術的研究[J].電子技術應用,2013,39(7):87-92.

王曉帆，男，1991年生，碩士，主要研究方向：嵌入式系統設計。

任家富，男，1963年生，教授，主要研究方向：核測量儀器研究。

Implementation of digital multi - channel trapezoid shaping algorithm based on FPGA

Wang Xiaofan,Ren Jiafu,Cao Lizhi,Zhang Junwen,Xie Jiapeng,Shi Wei,Guo Lanfang
(Chengdu University of Technology,Chengdu,Sichuan,610059)

Nuclear energy spectrum measurement technology has a very wide range of applications in nuclear technology and nuclear physics experiments.Aiming at the requirement of digital multi-channel pulse amplitude analyzer,the paper studies and realizes the ladder shaped algorithm in the digital multi-channel. The formation algorithm of the ladder is demonstrated from the mathematical theory and Simulation in MATLAB.FPGA is used as the core chip to model the trapezoidal shaping algorithm,and through the simulation of Modelsim,the trapezoidal shaping algorithm is realized.The algorithm can reduce the interference of white noise,and it is beneficial to improve the performance of the system,which has a certain significance and value.

digital multi-channel;trapezoidal shaping algorithm;FPGA

TN713+.7

A