高壓集成電路工藝在等離子顯示驅(qū)動(dòng)中的應(yīng)用分析

摘 要：我們主要對(duì)高壓集成電路工藝在等離子顯示驅(qū)動(dòng)中的應(yīng)用進(jìn)行具體的分析，討論高壓集成電路的工藝特性，對(duì)離子顯示板中顯示驅(qū)動(dòng)的主要工作原理和內(nèi)部結(jié)構(gòu)進(jìn)行研究，提出一種新型的BCD工藝，主要采用了新型的薄柵氧HV-nVDMOS和氧作厚柵HV-pMOS器件，這是一種掃描驅(qū)動(dòng)集成電路，能減少傳統(tǒng)工藝中的三個(gè)光刻版、一次氧化工藝、兩次注入等，大大減輕了生產(chǎn)成本的預(yù)算，提高了經(jīng)濟(jì)效益，通過(guò)實(shí)驗(yàn)測(cè)試表明，HV-pMOS和HV-nVDMOS管的耐壓性都在165V以上，完全符合系統(tǒng)設(shè)計(jì)的標(biāo)準(zhǔn)范圍和數(shù)據(jù)要求。數(shù)據(jù)顯示，當(dāng)電源電壓在負(fù)載200pF、90V時(shí)，PDP掃描驅(qū)動(dòng)中芯片的下滑和上升之間的時(shí)間分別為30和165ns，這也進(jìn)一步證實(shí)了芯片的驅(qū)動(dòng)電流能力比較強(qiáng)大。

關(guān)鍵詞：掃描驅(qū)動(dòng)；等離子顯示驅(qū)動(dòng)；高壓集成電路；應(yīng)用

中圖分類(lèi)號(hào)：TN405 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-7712 （2014） 16-0000-01

等離子平板顯示屏（PDP）是目前比較新式的一種顯示器，主要顯示直視式圖像，以特殊的數(shù)字信號(hào)和立體直觀的圖像效果贏得了人們的青睞，這種直接的驅(qū)動(dòng)方式能讓數(shù)字電視的顯示屏顯得尤為清晰、出眾。隨著時(shí)代的發(fā)展，科學(xué)技術(shù)的不斷進(jìn)步，為數(shù)字電視的工業(yè)也帶來(lái)了新的技術(shù)和手段，特別是在彩色電視（PDF）方面取得了顯著的成績(jī)，但是隨著電視尺寸的逐漸加大，對(duì)清晰度的要求也越來(lái)越高，怎樣能降低PDF的使用成本，提高生產(chǎn)效益，是擺在驅(qū)動(dòng)芯片前的重要難點(diǎn)。PDP驅(qū)動(dòng)芯片有2種類(lèi)型，一種是驅(qū)動(dòng)掃描電極，一種是驅(qū)動(dòng)尋址電極。這兩種芯片在電路結(jié)構(gòu)上基本一致，主要的差異就在于提供了耐壓和輸出電流不同，根據(jù)目前PDF的電壓要求，驅(qū)動(dòng)集成電路不能超過(guò)160V，源端電流的范圍在25～100mA，吸收端電流的范圍在400～1000mA，主要是將數(shù)字邏輯信號(hào)變?yōu)榫哂序?qū)動(dòng)能力的脈沖信號(hào)，所以就需要高壓集成電路來(lái)調(diào)和電路，而為了更好地提高器件的電阻和電壓性能，很多HV-pLDMOS都采用了reduced surface field的內(nèi)部電路結(jié)構(gòu)，這在很大程度上提高了工業(yè)的生產(chǎn)成本和制作難度，因此，我們主要提出一種新型的能夠具有高壓兼容的CMOS工藝來(lái)解決這一難題，為PDP掃描驅(qū)動(dòng)集成電路提供實(shí)驗(yàn)基礎(chǔ)。

一、經(jīng)過(guò)改良的電路結(jié)構(gòu)和器件

PDP驅(qū)動(dòng)芯片是多路高壓的重要輸出組成部分，每個(gè)輸出都有高壓電路。應(yīng)該根據(jù)每個(gè)芯片的面積來(lái)選擇相適應(yīng)的電路結(jié)構(gòu)，并且與當(dāng)下的生產(chǎn)工藝相結(jié)合，達(dá)到性能最優(yōu)化。圖1就是2種不同標(biāo)準(zhǔn)下工業(yè)結(jié)構(gòu)所展現(xiàn)的高壓器件結(jié)構(gòu)，

圖1（b）在CMOS工藝的前提下充分完成了場(chǎng)氧柵HV-nVDMOS器件和HV-pMOS器件的結(jié)構(gòu)圖，而圖1（a）的兼容工業(yè)比較大，主要是采用HVpMOS減少了三個(gè)光刻版、一次氧化工藝、兩次注入等，同時(shí)場(chǎng)氧柵的厚度比較厚，對(duì)跨導(dǎo)和導(dǎo)通電阻都有很大的影響。HV-pLDMOS是比較常規(guī)的器件，在實(shí)驗(yàn)過(guò)程中，要根據(jù)電路對(duì)閾值電壓的要求，對(duì)場(chǎng)注入進(jìn)行適應(yīng)的調(diào)整。兩個(gè)P-環(huán)層注入時(shí)要保持超過(guò)10.0Lm的間距，同時(shí)漏極P-環(huán)漂移區(qū)也要超過(guò)12.5Lm。

為了更好的解決上述工藝所產(chǎn)生的跨導(dǎo)減小等劣勢(shì)，所以不可以將HV-pMOS器件直接作為高壓輸出的驅(qū)動(dòng)管。運(yùn)用N4（HV-nVDMOS）管來(lái)替換掉HV-pLDMOS管，同時(shí)加入二極管ZD來(lái)掌握N的導(dǎo)通，在面積一樣的條件下，HV-pLDMOS的驅(qū)動(dòng)能力要低于HV-nVDMOS，而N的器件結(jié)構(gòu)比較簡(jiǎn)單，降低了設(shè)計(jì)難度。

圖1 兩種不同工藝情況下的高壓器件結(jié)構(gòu)

二、工藝流程

由于芯片主要的運(yùn)用了多路的高壓輸出，PN結(jié)隔離可以對(duì)高壓信息進(jìn)行有效的閂鎖效應(yīng)限制，在這次的芯片工藝中，主要采用硅來(lái)作為芯片的襯底材料，首先，在電阻率達(dá)到一定范圍時(shí)分別導(dǎo)入N+和N+埋層，讓nVDMOS的導(dǎo)通電阻下滑，然后，依次是P+隔離、P阱、深磷N+、P-環(huán)注入，在氧化后，由于沒(méi)有運(yùn)用RESURF結(jié)構(gòu)，所以不需要采用PDA和HV-N的注入，運(yùn)用場(chǎng)氧作柵來(lái)取代原先厚柵氧的氧化過(guò)程，縮短了工藝流程，最后將低壓的P-body、CMOS柵生長(zhǎng)、金屬鋁、源漏區(qū)注入，符合CMOS的工藝標(biāo)準(zhǔn)。

三、測(cè)試結(jié)果

通過(guò)分析，我們可以發(fā)現(xiàn)HV-nVDMOS管的閾值電壓為1.83V，輸出電流和源端HV-nVDMOS的輸出流量是70mA，吸收端HV-nVDMOS管為500mA的輸出流量，這是判定器件功率最關(guān)鍵的參數(shù)之一，由于高壓的輸出管上端和下端都是運(yùn)用HV-nVDMOS，所以HV-pLDMMOS和高壓輸出電路相比于常規(guī)電路在同樣的條件下能發(fā)揮更大的驅(qū)動(dòng)能力。

通過(guò)對(duì)場(chǎng)氧柵HV-pMOS器件的I-V特性曲線分析，我們發(fā)現(xiàn)，場(chǎng)氧柵HV-pMOS器件在耐用和源漏方面的數(shù)據(jù)都可以在170V左右，柵源耐壓的范圍在400V以上，符合電路的要求與標(biāo)準(zhǔn)，從特性曲線角度來(lái)看，HV-pMOS管的閾值電壓數(shù)據(jù)在6.50V時(shí)，它的輸出電流數(shù)據(jù)就是4.6mA，和仿真曲線保持在相同的水平上，因?yàn)镠V-pMOS器件只是為了能讓高壓信號(hào)產(chǎn)生平移，不再是作為輸出驅(qū)動(dòng)管的功能，所以它的電流處理和跨導(dǎo)能力都無(wú)法再對(duì)高壓電路的輸出產(chǎn)生作用。

四、結(jié)束語(yǔ)

綜上所述，我們主要介紹了一種新型的兼容性比較好的的驅(qū)動(dòng)集成電路芯片，能大大減少工藝環(huán)節(jié)，減少生產(chǎn)成本，提高經(jīng)濟(jì)效益。通過(guò)實(shí)驗(yàn)測(cè)試，HV-pMOS和HV-nVDMOS的耐壓都在165V以上，輸出電流的最大飽和數(shù)值為500mA。

參考文獻(xiàn)：

[1]蔣苓利.功率集成電路中高壓ESD防護(hù)表面電流抑制模型與器件研究[J].電子科技大學(xué)，2013（10）.

[2]樊航.高壓集成電路中LDMOS結(jié)構(gòu)在ESD應(yīng)力下的特性研究[J].電子科技大學(xué)，2013（10）.

[3]程駿驥.智能功率集成電路中功率半導(dǎo)體器件的研究[J].電子科技大學(xué)，2013（10）.

[4]孫偉鋒，張波，肖勝安.功率半導(dǎo)體器件與功率集成技術(shù)的發(fā)展現(xiàn)狀及展望[J].中國(guó)科學(xué)：信息科學(xué)，2013（05）.